数电设计_数字钟(基于QUARTUS)案例.docVIP

大连理工大学本科实验报告 题目：数电课设——多功能数字钟 课程名称：数字电路课程设计 学院（系）： 电信学部 专 业： 电子与通信工程 班 级： 学生姓名： *************** 学 号：*************** 完成日期： 成 绩： 2010 年 12 月 17 日 题目：多功能数字时钟 一． 设计要求 具有‘时’、‘分’、‘秒’的十进制数字显示（小时从00～23） 具有手动校时校分功能 具有整点报时功能，从59分50秒起，每隔2秒钟提示一次 具有秒表显示、计时功能（精确至百分之一秒），可一键清零 具有手动定时，及闹钟功能，LED灯持续提醒一分钟 具有倒计时功能，可手动设定倒计时范围，倒计时停止时有灯光提示，可一键清零 二． 设计分析及系统方案设计 1. 数字钟的基本功能部分，包括时、分、秒的显示，手动调时，以及整点报时部分。基本模块是由振荡器、分频器、计数器、译码器、显示器等几部分组成。利用DE2硬件中提供的50MHZ晶振，经过分频得到周期为1s的时钟脉冲。将该信号送入计数器进行计算，并把累加结果以“时”“分”“秒”的形式通过译码器由数码管显示出来。 进入手动调时功能时，通过按键改变控制计数器的时钟周期，使用0.5s的时钟脉冲进行调时计数（KEY1调秒，LOAD2调分，LOAD3调时），并通过译码器由七位数码管显示。 从59分50秒开始，数字钟进入整点报时功能。每隔两秒提示一次。（本设计中以两个LED灯代替蜂鸣器，进行报时） 2. 多功能数字钟的秒表功能部分，计时范围从00分00.00秒至59分59.99秒。可由输入信号（RST1）异步清零，并由按键（EN1）控制计时开始与停止。 将DE2硬件中的50MHZ晶振经过分频获得周期为0.01秒的时钟脉冲，将信号送入计数器进行计算，并把累计结果通过译码器由七位数码管显示。 多功能数字钟的闹钟功能部分，通过按键（KEY1，KEY2，KEY3）设定闹钟时间，当时钟进入闹钟设定的时间（判断时钟的时信号qq6,qq5与分信号qq4，qq3分别与闹钟设定的时信号r6,r5与分信号r4,43是否相等），则以LED灯连续提示一分钟。 4. 多功能数字钟的倒计时功能部分，可通过按键（LOAD7调秒,LOAD8调分，LOAD9调时）设定倒计时开始时刻。倒计时的时钟与数字钟的时钟相同，每迎到一个时钟上升沿，则计数器减一。计数器减至00时，分钟位、秒钟位恢复至59，时钟位恢复至23。倒计时结束时（即00时00分00秒），控制LED灯亮，表示倒计时结束。 本设计通过数据选择器控制译码器，使数码管独立显示，各功能之间互不影响。当LOAD4为高电平，则对秒表信号进行译码，数码管显示秒表数据；当LOAD4为低电平，LOAD5为高电平，则对闹钟信号进行译码，数码管显示闹钟数据；当LOAD4，LOAD5为低电平,LOAD6为高电平，则对倒计时信号进行译码，数码管显示倒计时信号数据；当LOAD4，LOAD5，LOAD6全为低电平，则对正常时钟信号进行译码，数码管显示时钟信号数据。 附图1：系统总体结构框图 系统以及模块硬件电路设计 硬件模块包含与，或，非多个基本逻辑单元，由硬件芯片内部提供，软件编程是为了目的性的操作硬件。 50MHZ的晶振进行分频操作： 根据上式得到周期分别为1s,0.01s,0.5s的时钟。 下载时选择的开发系统模式以及管脚定义 表1 GW48-CK开发系统工作模式： 接口 名称 类型 (输入/输出) 结构图上 的信号名 引脚号 说明 clk Input Pin_N2 2 50MHz clock 信号 En1 Input Pin_P2 1 秒表运行使能段 EN2 Input Pin_N1 2 倒计时运行使能段 KEY1 Input Pin_N23 5 秒钟调节按键 KEY2 Input Pin_P23 6 闹钟分钟调节按键 KEY3 Input Pin_W26 6 闹钟时钟调节按键 Led1 Output Pin_AE23 7 闹钟显示 Led2 Output Pin_AA20 7 接近整点显示 Led3 Output Pin_Y18 7 整点显示 Led4 Output Pin_AF23 7 倒计时结束显示 Led5 Output Pin_AD12 8 倒计时结束闪烁 Load1 Input