《计算机组成原理教学课件》第3周实验 定点运算器实验.pptVIP

加法器实验 一、实验要求 利用学习过的n位行波进位加法器的工作原理，实现8位行波进位加法器的加减法运算。 二、实验目的 了解加法器的结构、工作原理及其控制方法。 三、实验说明 加法器实验 三、实验说明 n位行波进位加法器的作用是实现二进制数据的加减法运算，其逻辑电路图如下： 基本的加法和减法器 图示8位行波进位加法器,输入值AB方式控制M 0时,输出 S7S6S5S4S3S2S1S0位对应值，并判断溢出情况；方式控制M 1时,输出 S7S6S5S4S3S2S1S0位对应值，并判断溢出情况。 基本的加法和减法器 方式控制M 0时, 表示加法 A+B 方式控制M 1时, 表示减法 A-B 带符号的阵列乘法器 间接法 * 原码／补码 * 带符号的阵列乘法器 求补电路 E 0时，输入和输出相等 E 1时，则从数最右端往左边扫描，直到第一个1的时候，该位和右边各位保持不变，左边各数值位按位取反 原：1.11110 补：1.00010 * 带符号的阵列乘法器 带符号的阵列乘法器 设x -15,y -13,用带求补器的补码阵列乘法器求出成绩x*y ? 原码／补码 浮点加法、减法运算 1、浮点加减运算 设有两个浮点数ｘ和ｙ,它们分别为 ｘ＝2Eｘ·Mｘ ｙ＝2Eｙ·Mｙ 　　其中Eｘ和Eｙ分别为数ｘ和ｙ的阶码,Mｘ和Mｙ为数ｘ和ｙ的尾数。两浮点数进行加法和减法的运算规则是 ｘ±ｙ＝ Mｘ2Eｘ－Eｙ±Mｙ 2Eｙ， 设Eｘ ＝Eｙ * 浮点加法、减法运算 2、浮点运算步骤如下： 1）. 0 操作数的检查,看有无简化操作的可能； 2）. 比较阶码大小并完成对阶（小阶向大阶对齐）； 3）. 尾数进行加或减运算； 4）. 结果规格化并进行舍入处理 * 浮点加法、减法运算 * 浮点加法、减法运算 [例28] 设x＝22×0y -24×01、0操作数检查（非0） 2、对阶：阶码对齐后才能加减。规则是阶码小的向阶码大的数对齐； 若△E＝0,表示两数阶码相等,即Eｘ＝Eｙ； 若△E 0,表示Eｘ Eｙ； 若△E 0,表示Eｘ Eｙ。 当Eｘ≠Eｙ 时,要通过尾数的移动以改变Eｘ或Eｙ,使之相等。 * 浮点加法、减法运算 原则:小阶向大阶 设△E 0,表示Eｘ Eｙ，则移动y的尾数，Mｙ右移△E位，问题：为什么要小阶向大阶看齐？ 阶差 Ex-Ey 00 010- 00 100 11 110 即阶差为-2，Mx右移两位，Ex加2 x 00100 , 011） * 浮点加法、减法运算 3、尾数相加 0011）+111111） 4、结果规格化 1 在浮点加减运算时,尾数求和的结果也可以得到01.ф…ф或10.ф…ф,即两符号位不等,此时将运算结果右移以实现规格化表示,称为向右规格化。 规则：尾数右移1位，阶码加1 2 结果是00.0..01.....或11.1...10...时，则向左规格化 规则：尾数左移1位，阶码减1，直到规格化 右规，阶码加1，左规，阶码减1 * 浮点加法、减法运算 舍入处理（对阶和向右规格化时） 就近舍入 0舍1入 :类似”四舍五入”,丢弃的最高位为1,进1 朝0舍入:截尾 朝＋∞舍入:正数多余位不全为”0”,进1;负数,截尾 朝－∞ 舍入:负数多余位不全为”0”,进1;正数,截尾 溢出判断和处理 阶码上溢，一般将其认为是＋∞和－∞ 。 阶码下溢，则数值为0 尾数上溢，两个同符号位的数相加。处理方法是尾数右移，阶码 加1。 尾数下溢。尾数右移时，最低位从最右端流出。进行要进行舍入处理 。 * IEEE754 规格化浮点数表示范围 * Emax 2046, f 1.1111…,1.111…1×22046-1023 21023× 2-2-52 Emin 1, M 0, 1.0×21-1023 2-1022 双精度 Emax 254, f 1.1111…, 1.111…1×2254-127 2127× 2-2-23 Emin 1, M 0, 1.0×21-127 2-126 单精度 最大值 最小值 格式 汉字的存放 汉字的表示方法 区位码：将两级汉字分为94个区，每个区94位。实际上把汉字表示成二维数组，每个汉字在数组中的下标就是区位码。 国标区位码：将区位码中的区码和位码两位十进制数字，分别转化为16进制数，再分别加上20H。占两个字节。 汉字内码：汉字信息的存储，交换和检索的机内代码，两个字节组成，将汉字国标区位码每个字节最高位都设为1（区别于英文字符）（也就是将国标码加上80H