- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
实验三 逻辑门与加法器、译码显示电路 一、实验目的 1.验证逻辑门电路的功能; 2.掌握逻辑门电路的实际应用; 3.掌握全加器的逻辑功能; 4.熟悉加法器及其使用方法; 5.掌握七段译码器和数码管的使用。 二、设计任务与要求 1.基本设计任务与要求 ⑴测试74LS00的逻辑功能。 ⑵分别用74LS00,74LS02,74LS51实现表2所示的逻辑功能。 ⑶要求用与非门74LS00和异或门74LS86设计一个全加器。 ⑷用4位二进制全加器74LS83设计一个余3码至8421码的转换电路。 2.扩展设计任务与要求 ⑴用异或门74LS86设计一个四位二进制数取反电路。要求画出逻辑电路,列出功能表,并通过实验验证。 ⑵用Multisim 7仿真设计一个8421码加法器。注意在满十时即进位。画出逻辑图,列出元件清单。 二、设计任务与要求 三、实验原理 1.与门、与非门电路多余输入端的处理方法 多余输入端与有用的输入端并联使用。 多余输入端接高电平或通过串接限流电阻 接高电平。 2.或门、或非门的多余输入端的处理方法 多余输入端与有用的输入端并联使用。 多余输入端接低电平或接地。 3.显示译码器 显示译码器将8421BCD代码译成数码管所需要的驱动信号,使数码管显示出相应的数字. 4.数码管 数码管由七段发光二极管构成,分为共 阳极、共阴极两种形式。 三、实验原理 四、实验内容与步骤 1.基本内容 (1)测试与非门74LS00的逻辑功能 选中一个逻辑门,将输入端接开关k,输出端接发光二极管L。观察不同输入下输出灯的状态记录表格中,用数字万用表测试输出端(灯)电压的大小。 +5V 74LS00(86) A B Y U(v) 0 0 0 1 1 0 1 1 表1 (2)用与非门实现逻辑函数 ①设计出用74LS00实现表2逻辑功能的逻辑图。 ②在实验仪上验证设计出的逻辑功能。 将输入端接逻辑开关,输出端接发光二极管,通过发光二极管的状态观察输出状态。 四、实验内容与步骤 表2 数据表 A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 0 1 1 A 0 1 00 01 11 10 0 0 0 0 1 0 1 1 BC F=AB+BC= AB +BC= AB BC 1 2 3 4 5 6 9 10 8 F A C B 卡诺图化简举例 (3)用或非门实现逻辑函数 ①设计出用74LS02实现表2逻辑功能的逻辑图。注意多余输入端的处理。 ②在实验仪上验证逻辑功能。 74LS02 (4) 用与或非门实现逻辑函数 ①画出用74LS51实现表2逻辑功能的逻辑图。 ②在实验仪上验证逻辑功能。 注意: 多余输入端的处理 四、实验内容与步骤 74LS51 四、实验内容与步骤 (5) 全加器 全加器是一种由被加数、加数和来自低位的进位三者相加的运算器。 全加器的逻辑表达式为: Ai Bi Ci =1 =1 Ci+1 Si Ai Bi Ci Si Ci+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 全加器的功能表 74LS86 74LS00 四、实验内容与步骤 74LS83 译码器 10 8 1 3 16 11 4 7 A3 A1 A2 A0 W Y X Z D B C A a b c d e f g 12 5 6 8 VCC B3 B2 B1 B0 13 加 数 被加数 余三码 7 6 2 1 15 2 9 13 12 11 10 9 15 14 数码管 四、实验内容与步骤 (6)余3码至8421码的转换 注意:C0 和C4 的状态 五、实验仪器、设备与器件 1. 电子技术综合实验箱; 2. 集成电路: 74LS00 74LS02 74LS51 74LS83 74LS86 3. 共阴极LED数码管。 1 16 2 3 4 5 6 7 15 12 11 10 9 8 A4 Z3 A3 B3 V
文档评论(0)