- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
Allegro1.5埋入式器件设计
埋入式器件设计随着设计复杂度的提高,设计难度的提高,PCB布局布线区域受到越来越多得限制,于是,埋入式器件设计即变得愈发重要和必须。因此,Cadence Allegro 16.5应时增加了埋入式器件设计的功能,接下来,我们一起来学习埋入式器件(Embedded Component)的设计过程。
1、为电阻、电容等器件定义Embedded属性,以便将来这些器件可以作为埋阻、埋容放置到内层。
(1)全局埋入式器件属性
执行Edit/Properties命令,选择好More/Drawing/DRAWING SELECT,然后弹出以下Edit Property窗口,在Table of Contents中有埋入式器件的相关属性:
其中Emb_Via_Connect_Padstack属性,即定义埋入式器件允许连接的的过孔和焊盘类型;Embedded_Soft属性,作为全局属性定义,定义PCB上任何器件都允许作为埋入式器件放入PCB内层。
(2)局部埋入式属性定义
打开Constraint Manager,在worksheet selector栏中点击Properties/Component/Component Properties/General,CM如下图所示:
在Embedded属性栏中,Placement列用以定义器件的埋入式属性,为某个器件定义Embedded/Placement属性,这些器件就可以在PCB中作为埋入式器件放入PCB内层,该属性包括:Option可选埋入式,则该器件可放在表面层,也可以作为埋入式器件放入内层;Required必要埋入式属性,则该器件必须作为埋入式器件放在内层,不可以置于表面层;External Only只外置属性,则该器件只能放在表面层,不可以作为埋入式器件置于内层。
2、埋入式器件叠层设置
设置好器件的埋入式属性后,器件还不能直接放入PCB内层,因为我们还需要在PCB中定义好埋入式器件的叠层。这样,埋入式器件才能正常放入内层,对应的嵌入叠层。
在Allegro 16.5中,点击Setup/Embedded Layer Setup命令,弹出埋入式器件的叠层设置窗口Embedded Layer Setup,如下图所示:
其中上半部分为叠层设置,Embedded Status设置埋入式器件状态,即设置内层器件方向:Body up表示器件在内导电层之上;Body down表示器件在内导电层之下;Not Embedded表示该叠层不允许放置埋入器件;Protruding Allowed表示允许器件凸起,即允许该内层下方或上方的导电层凸出本层,如下图所示。Attach Method用以设置埋入式器件的连接方式,包括:Direct Attach表示埋入式器件直接连接内电层;Indirectly Attach表示埋入式器件非直接连接上内电层,即以焊盘连接到内电层向外连接。
下半部分Embedded Global Parameters全局埋入式器件的叠层设置参数,其意义在右边的坐标中有对应显示,包括:
Package height buffer:定义埋入式器件腔体与相邻叠层的距离限制;
Minimum cavity gap for merging:定义腔体合成的最小距离,如25mil,即两个埋入式器件腔体间距接近至25mil以下时,两腔体即何为一个腔体;
Placebound to via keepout expansion:定义器件的封装Placebound到器件外部禁止放置过孔区域的延伸距离;
Package to cavity spacing:定义器件封装外部至埋入式腔体的间距;
Via connect height:定义埋入式器件向外连接时,所用过孔的高度;
Default via connect padstack:定义默认情况,允许和埋入式器件向外过孔相连接的焊盘类型;
Cavity to route keepout expansion:定义埋入式器件腔体至该叠层禁止布线区域之间的间距。
3、埋入式器件的添加与编辑
埋入式器件属性定义完成,再完成埋入式叠层设置,这样我们就可以将埋入式器件正确放入正确的叠层。
(1)点击Place/Manually,在Placement窗口中,可以看到埋入式器件有着不同的表示:
(2)在Placement窗口,选择器件,在Allegro界面中,器件会随着鼠标移动,而后右击鼠标,如下图所示:
在Place on Layer中就可以选择埋入式器件将要放置的内导电层(Embedded Layer Setup设置的内导电层),选择内层,而后,点击PCB上器件放置的位置即可将该埋入式器件放置在对应的位置、对应的内层。
(3)快速布局:执行Plac
您可能关注的文档
最近下载
- 桂皮醛在常用溶剂中稳定性考察—.PDF VIP
- 党群部笔试题目及答案解析.doc VIP
- 党群办公室笔试题目及答案.doc VIP
- 党群部笔试题目及答案.doc VIP
- (2025)党群部笔试题目与答案.docx VIP
- ASTM E1820-24 Standard Test Method for Measurement of Fracture Toughness 断裂韧性测量的标准试验方法.pdf
- 雷克萨斯-Lexus LS-产品使用说明书-LS460L-USF46L-AEZGHC5-LS460LOM50E87C-1509.pdf VIP
- 2014最好的十个企业即时通讯软件排名 .doc VIP
- 2025届职教高考语文复习学习任务3-1科学类文本阅读课件(共95张PPT)(广东省).ppt VIP
- 工段长述职发言稿.pptx VIP
文档评论(0)