单片机试卷——单片机课件3.docVIP

第7章 MCS-51系列单片机系统总线扩展方法 单片机总线分内部总线和外部总线。 外部总线包括：数据总线DB（Data Bus）， 地址总线 AB（Address Bus）和控制总线 CB（Control Bus） 数据总线：P0兼作数据和地址总线的低8位A0~A7； 地址总线：P0口兼作地址总线的低8位A0~A7，P2口为地址总线的高8位A8~A15； 控制总线： ：外部程序存储器读选通信号输出端；ALE地址锁存信号输出端；RST：复位信号输入端； /VPP为内部或外部程序存储器读选择输入端： （P3.7）为外部数据存储器读选通输出端；（P3.6）为外部数据存储器写选通输出端。 总线设计时还需考虑如下几个问题： ① ?CPU三总线（地址总线、数据总线、控制总线）的负载能力。 常用的锁存器是74LS373（现在常用74HC373）、74HC573。 8D锁存器74LS373、74HC573是带输出三态门的8D锁存器 1D～8D为8个输入端； 1Q～8Q为8个输出端； G为数据打入端：当G为“1”时，锁存器输出状态（1Q～8Q）同输入状态（1D～8D）；当G由“1”变“0”时， 数据打入锁存器中。并且在G保持“0”时输出保持不变，输入为高阻。 总线驱动器74LS244, 74LS245 译码电路的设计原则是：在任意时刻只有一个芯片的数据口开放，其他芯片的数据口均为高阻状态。学习译码技术要达到以下水平： ① 电路的设计者要能指出系统上每个芯片的地址范围。 ② 在参考别人设计电路时，只要硬件不加密，要能从译码电路看出系统上每个芯片的地址范围。 单片机系统中，外部程序存储器一般使用EPROM、EEPROM、Flash ROM 【例7-2】 问扩展64K外部程序存储器空间，需要多少片2764芯片？设计这个8031系统的电路，并为每个2764芯片分配的地址。 解：64K外部程序存储器空间正好是51机的最大程序存储器的寻址范围。因此，本例必须采用完全译码的方法：即所有地址线全部连接的地址译码方法。这种译码每个存储器单元只占用唯一的1个地址。 ① 扩展64K外部程序存储器正好需要8片2764。 本例采用译码器芯片的设计方法，具体采用3-8译码器74LS138。系统设计如图7-13所示。 ② 确定每个2764芯片的地址范围 片内译码地址范围的确定方法：每一地址位可为0、1两种情况，用×表示。最低地址为各地址位均为0的编码，最高地址是各地址位全为1的编码，因此每个芯片的片内地址变化范围为从最低到最高地址编码连续变化；片外译码由采用的译码电路决定，分析入手点是芯片的选片线是否有效。 ③ 各个芯片的地址范围的确定 实际解题时，综合①、②确定地址范围用表7-8表明。图7-13中8个2764芯片的地址范围如表7-8所示。 ① 扩展32K外部程序存储器正好需要2片27128。 ② 确定每个27128芯片的地址范围： 本例译码方法是线选法，电路采用反相器7404设计，如图7-14所示。确定地址范围如表7-9所示。 上述51机中三个空间的某个单元的地址均为007FH，但他们在物理上存在且独立，则： 访问程序存储器方式： MOV DPTR，#007FH ；先地址，后操作 MOVC A，@DPTR ；读，且只能读 访问外部数据存储器方式： MOV DPTR，#007FH ；先地址，后操作 MOVX A，@DPTR ；读 MOVX @DPTR，A ；写 访问片内存储器寄存器方式： MOV A，7FH ；直接寻址 MOV A，@Ri ；间接寻址 从编程角度看，指令形式将3种存储器空间分开，从本质上讲，由于指令形式不同，指令生成的代码不同，CPU对这些代码产生的控制时序就不同，因此访问到不同的空间。 单片机对外部数据存储器的操作可以是并行总线方式的，也可用I/O方式直接对其操作。 【例7-4】用一片6264芯片为80C51外扩8K数据存储器，分别用总线方式及I/O方式进行电路设计并写出对6264任一单元进行读、写的程序段。 分析：除外部程序存储器，所有的并行接口器件，都可以用总线及I/O两种方式与单片机接口。 非易失性的存储器，只要不做外部程序存储器用，也可当普通数据存储器用。但做程序存储器时，只能读，不能写，常用于存放数据表格。 重要结论要引起注意：对51机而言，所有的并行接口器件（种类很多，包括数据存储器、I/O扩展芯片、时钟、串行通信接口芯片、定时/计数器、A/D和D/A转换