电子钟课程设计说明书正文剖析.docVIP

1 前 言 钟表是人们生活中不可缺少的一部分，随着社会的发展，钟表已从最原始的 沙漏到机械钟表最后到有很多扩展功能的数字钟表，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯等。数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。此次设计与制作数字电子钟的目的是了解数字钟的原理的前提下，运用刚刚学过的数电知识设计并制作数字钟，而且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及其使用方法。由于数字钟包括组合逻辑电路和时序电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法，从而实现理论与实践相结合。总的来说，此次课程设计，有助于对电子线路知识的整合和电子线路设计能力的训练，并为后继课程的学习和毕业设计打下一定的基础。 主 题 电 路 扩 展 电 路 图2.1 多功能数字钟组合框图 2.2 方案比较及选择 此设计是一个较基本的设计，基本电路图都不会有太大变化，因此方案的比较就体现在元器件上。一下会对每个部分的元件的选择做出比较。 2.2.1 振荡器的选择 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。图2.2为电子手表集成电路中的晶体振荡器电路，常取晶体的频率为 32768 Hz，因其内部有 15 级 2 分频集成电路，所以输出正好可得到 1 Hz的标准脉冲。  它还具有压电效应：在晶体某一方向加一电场，晶体就会产生机械变形；反之，若在晶片的两侧施加机械压力，则在晶片相应的方向上将产生电场，这种物理现象称为压电效应。在这里，我们在晶体某一方向加一电场，从而在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而使机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限制时，才达到最后稳定，这种压电谐振的频率即为晶体的固有频率。其中和构成CMOS反相器石英晶体与振荡电容及微调电容构成振荡系统，这里石英晶体相当于电感。振荡系统的元件参数确定了振频率。另外R1为反馈电阻，R2为振荡的稳定电阻，它们都集成在电路内部。故无法通过改变C1或C2的数值来调整走时精度。 图2.2 石英晶体振荡器 图2.3 555多谐振荡器 如果精度要求不高，也可以采用由集成电路定时器555与RC组成的多谐振荡器。如图2.3。此设计中，我选用了，555作为数字钟的振荡器。 2.2.2 分频器的选择 分频器的功能主要有两个.产生标准秒脉冲信号 .提供功能扩展电路所需要的信号 图2.4 分频器 图2.5 74LS90引脚图 还可以采用74HC4060分频器，4060内集连有14个D触发器，当晶振工作时，4060的3，4，5脚可以分出2z,512Hz,1024Hz.把3脚的2z再通过一个D触发器两分频可得到标准的1 图2.6 —3.6V电压范围内工作，其所有逻辑输入端都可耐受高达5.5V的电压，因此，在电源电压为3.3V时可直接与5V供电的TTL逻辑电路接口，它的工作速度很高，从输入时钟脉冲CP上升沿到QN输出的典型延迟时间仅3.9ns，最高时钟工作频率可达200MHz。 图2.7 74HC161引脚图 表2.1 74HC161的功能表 清零 CLR 预置 LD 使 能 ENP ENT 时钟 CP 预置数据输入 D0 D1 D2 D3 输 出 Q0 Q1 Q2 Q3 L H H H H × L H H H × × × × L × × L H H × × × × × × × D0 D1 D2 D3 × × × × × × × × × × × × L L L L D0 D1 D2 D3 保 持 保 持 计 数 PCO 进位输出端 CLOCK 时钟输入端（上升沿有效） CLEAR 异步清除输入端（低电平有效） ENP 计数控制端 ENT 计数控制端 ABCD 并行数据输入端 LOAD 同步并行置入控制端（低电平有效） QA—QD 输出端 功能详细说明： 1.异步清零 当CLEAR =0时，不管其他输入端的状态如何（