高速ディジタル回路の 論的設計手法について.pptVIP

高速ディジタル回路の論理的設計手法について 和﨑　克己 論文の主眼 信頼性が高く，かつ高速動作するディジタル回路を，如何に効率良く設計するか 仕様通りに回路設計が行われており，かつ正しく動作することを，如何に検証?証明するか 高速動作する　ディジタル回路の需要 情報通信，コンピュータシステム，移動体通信 人工衛星や航空機，原子力発電所の制御 ディジタル回路設計手法 回路が高速に動作できるための設計方法 回路設計の仕様自体の検証方法 耐故障性を有しており信頼性の高い回路の構成方法 仕様通りに正しく動作することを検証する方法，等々… 高速ディジタル回路が　仕様通り正しく動作しない… （例）初期型Pentiumプロセッサ 浮動小数点演算回路の設計誤り プロセッサ自体の信頼性が低い システム全体の信頼性の低下に直結 ディジタル回路システムの信頼性 トランジスタ素子レベルでは飛躍的に改良向上 ハードウェア規模が増大　→　設計時の誤りを如何に防ぐか，その方策を探ることは急務である 設計誤りの対策と抱える問題 社会的システムの脆弱性 冗長系構成 信頼性向上や設計検証のためのコスト配分や技術が不十分 航空機，原子力発電所等での重大事故の発生 ソフトウェアとヒューマンインターフェースに関する技術不足が関係している事例 何を為すべきか？ その設計で，“誤操作によるエラーが発生しても”，仕様通りに正しく動作を行うことを論理的に検証すべき 制御に必要な演算回路の，動作の正当性や安定性を証明すべき 回路からボトムアップ的な信頼性確保 システム全体の信頼性向上に多大な貢献 論文の構成 高速動作するディジタル回路の論理的設計手法に関する研究 通信?画像処理?演算回路への応用 「高速性，信頼性，設計と動作の正しさ等の検証が必要である」という立場で展開 論文の構成 第1章　セルオートマトンの概念を用いた信頼　　　 性の高い通信用バッファ 第2章　論理カラーペトリネットによる並列シス　　　 テムの安定性検証 第3章　高速画像処理に適した2値画像符号と　　　 パイプライン型復号回路 第4章　演算回路の数学的定義と動作の正し　　　 さの証明 通信用バッファに必要な条件 通信系の同期確立 内部に格納されているデータの数を外部へ通知 信頼性を確保 メモリ内部の一時的な障害に対して自己回復する機能 (例）LANを用いた音声伝送システム 図1.1　LAN上のノードにFIFO型メモリを用いた音声伝送の例 既存のFIFO型メモリ構成 多段ラッチ構成 ラッチを直列に接続 書込まれたデータをデータ待ち行列の最後へ順々に先送り リングバッファ構成 RAMのアドレッシングを工夫 データ待ち行列は読みだし用ポインタを先頭，書込み用ポインタを最後とする領域 図1.2　多段ラッチ?リングバッファ構成をとるFIFOメモリ セルオートマトン概念を用いた通信バッファ 基本的な動作を行うオートマトン（セル）を定義 各セルをメモリ深さ分だけ直列に接続 前後のセルを近傍系とする 自己の状態と近傍セルの状態 先頭データ保持の有無を認識できる 図1.3　セル近傍系とステートマシン 図1.4　機能ブロックとフラグの推移 自己回復性 (耐故障性） メモリ深さ n ， 待ち行列先頭 Celli 障害発生フラグ Flagk のとき… CASE-1 : クリアからセット状態に誤る場合 (1) 読みだし操作 1回で回復 (2) 書込み操作 (n-k+1)回で回復 CASE-2 : セットからクリア状態に誤る場合 (1) 読みだし操作 (i-k)回で回復 (2) 書込み操作 (n-k)回で回復 図1.5　自己回復過程のフラグ推移 既存メモリ構成方法との性能比較 有効データ数の通知機能 障害回復性 動作速度 メモリ容量に対する回路規模 バッファのゲートアレイ (FPGA)実装 2．論理カラーペトリネットによる　 並列システムの安定性検証 既存ペトリネットの低記述性 論理カラーペトリネット（LC-Petri net） LC-Petri netの解析方法 並列システムのLC-Petri netモデル ネット解析とその評価 図2.1 簡単な機械工場のペトリネットモデル 既存ペトリネットの低記述性 ペトリネット (Petri net) 並列性をもつシステムモデル設計に適する ネット解析　→　設計?動作の正しさの検証 視覚的にシステム状態の推移を観測できる 既存ペトリネット プレーストランジションネット，カラーペトリネット ネット動作が一意に固定 実システムの記述には分岐処理等，ネット規模が増大 図2.2　演算器の LC-Petri net モデル 論理カラーペトリネ