体等系结构实验手册.docVIP

实验1 简单CPU设计 实验目的 设计实现简单CPU，熟悉并掌握指令结构，利用verilog编写各个子模块。 实验原理 .CPU设计 CPU概念设计如图1所示： 图1 指令集 设计4条指令简单CPU指令格式：opcode（2）＋ addr（6）表1 指令结构 Inst Op Addr Operation ADD 00 XXXXXX 加 法： AC-AC+M[Addr] AND 01 XXXXXX 逻辑与： AC-ACM[Addr] INC 10 XXXXXX 加 1： AC-AC+1 JMP 11 XXXXXX 跳 转： PC-Addr 3寄存器组织 （1）累加器（AC） a．提供ADD，AND操作的一个操作数 b．存放ADD，AND操作的结果 （2）用户不可见寄存器 a．地址寄存器（AR）：6bit，提供访问存储器单元地址 b．程序计数器（PC）：6bit，存放下一条指令在存储器单元中的地址 c．数据寄存器（DR）：8bit，存放从访问存储器单元的内容 d．指令寄存器（IR）：2bit，存放当前取出的指令的操作码部分 4指令的执行 指令的执行过程如图2： 图2 （1）取指 FETCH1: AR- PC FETCH2: DR- M，PC- PC＋1 FECTH3: IR- DR[7..6]，AR- DR[5..0] （2）执行 ADD1: DR- M