通信原理课程设计72408.docVIP

湖南工业大学 课程设计任务书 20 —2013 学年第 学期 通信工程 专业 通信103 班级 课程名称： 设计题目： 完成期限：自 年 月 日至 年 月 日共 周 指导教师（签字）： 年 月 日主任（签字）： 年 月 日 课程设计理论准备： 传输两路数字信号的时分复用2DPSK通信系统原理框图（2FSK通信系统与此类似）。图中m t 为时分复用数字基带信号，为NRZ码，发滤波器及收滤波器的作用与基带系统相同。本实验假设信道是理想的，收、发端都无带通滤波器。m t 由数字信源提供，即为NRZ信号。 图5-1 2DPSK时分复用通信系统 在时分复用通信系统中，为了正确地传输信息，必须在信息码流中插入一定数量的帧同步码，可以集中插入、也可以分散插入。本实验系统中帧同步识别码为7位巴克码，集中插入到每帧的第2至第8个码元位置上。帧同步模块的原理框图如图6-1所示，电原理图如图6-2所示（见附录），其内部只使用+5V电压。 本模块有以下测试点及输入输出点： ? S-IN 数字基带信号输入点（2个） ? BS-IN 位同步信号输入点（2个） ? GAL 巴克码识别器输出信号测试点 ? ÷24 24分频器输出信号测试点 ? TH 判决门限电平测试点 ? FS 帧同步信号测试点 图6-1中各单元与电路板上元器件的对应关系如下： ? ÷24分频器??? U60、U61：计数器4017；U58:C、U58:E：或门4071 ? 移位寄存器????U50、U51：四位移位寄存器74175 ? 相加器 U52：可编程逻辑器件GAL20V8 ? 判决器 U53：可编程逻辑器件GAL20V8 ? 单稳 U59：单稳态触发器4528 ? 与门1 U56:A：与门7408 ? 与门2 U56:C：与门4708 ? 与门3 U56:D：与门7408 ? 与门4 U56:B：与门7408 ? 或门 U58:A：或门4071 ? ÷3分频器 U54：计数器4017 ?????????? 触发器 U55：JK触发器4027 图6-1? 帧同步模块原理框图 从总体上看，本模块可分为巴克码识别器及同步保护两部分。巴克码识别器包括移位寄存器、相加器和判决器，图6-1中的其余部分完成同步保护功能。 移位寄存器由两片74175组成，移位时钟信号是位同步信号。当7位巴克码全部进入移位寄存器时，U50的Q1、Q2、Q3、Q4及U51的Q2、Q3、Q4都为1，它们输入到相加器U52的数据输入端D0~D6，U52的输出端Y0、Y1、Y2都为1，表示输入端为7个1。若Y2Y1Y0 100时，表示输入端有4个1，依此类推，Y2Y1Y0的不同状态表示了U52输入端为1的个数。判决器U53有6个输入端。IN2、IN1、IN0分别与U52的Y2、Y1、Y0相连，L2、L1、L0与判决门限控制电压相 连，L2、L1已设置为1，而L0由同步保护部分控制，可能为1也可能为0。在帧同步模块电路中有三个发光二极管指示灯P1、P2、P3与判决门限控制电压相对应，即从左到右与L2、L1、L0一一对应，灯亮对应1，灯熄对应0。判决电平测试点TH就是L0信号，它与最右边的指示灯P3状态相对应。当L2L1L0 111时门限为7，三个灯全亮，TH为高电平；当L2L1L0 110时门限为6，P1和P2亮，而P3熄，TH为低电平。当U52输入端为1的个数（即U53的IN2IN1IN0） 大于或等于判决门限于L2L1L0，识别器就会输出一个脉冲信号。 ?当基带信号里的帧同步码无错误时（七位全对），把位同步信号和数字基带信号输入给移位寄存器，识别器就会有帧同步识别信号GAL输出，各种信号波形及时序关系如图6-3所示，GAL信号的上升沿与最后一位帧同步码的结束时刻对齐。图中还给出了÷24信号及帧同步器最终输出的帧同步信号FS-OUT，FS-OUT的上升沿稍迟后于GAL的上升沿。 图6-3? 帧同步器信号波形 ÷24信号是将位同步信号进行24分频得到的，其周期与帧同步信号的周期相同（因为一帧24位是确定的），但其相位不一定符合要求。当识别器输出一个GAL脉冲信号时（即捕获到一组正确的帧同步码），在GAL信号和同步保护器的作用下，÷24电路置零，从而使输出的÷24信号下降沿与GAL信号的上升沿对齐。÷24信号再送给后级的单稳电路，单稳设置为下降沿触发，其输出信号的上升沿比÷24信号的下降沿稍有延迟。 同步器最终输出的帧同步信号FS是由同步保护器中的与门3对单稳输出的信号及状态触发器的Q端输出信号进行“与”运算得到的。 电路中同步保护器的作用是减小假同步和漏同步。 当无基带信号输入（或虽有基带信号输入但相加器输出低于门限值）时，识别器没有输出（即输出为0），