IO译码电路和PC机的IO地址分配1） 译码电路的作用2） 译码电路的.pptVIP

五、I/O译码电路和PC机的I/O地址分配 1）. 译码电路的作用 2）. 译码电路的构成 3）. 设计译码电路的方法 4）. 片内译码和片选译码 5) . PC机的I/O端口地址分配 1）、译码电路的作用 将CPU执行IN/OUT指令发出的地址信号, “翻译”成欲操作端口的选通信号。 2）、译码电路的构成 3）、设计译码电路的方法 1．根据电路先确定与使能控制连接的信号： G1=1 即： AEN=0 A9 A8 A7 A6 A5 A4 A3 G2A=0 1 0 0 0 0 1 1 G2B=0 IOW 或 IOR为0 2．再分析与选择控制C、B、A 相连的各引脚 3．最后综合所有地址信号的取值，得出结论 4）、 片内译码和片选译码 片内译码: 在芯片内部的译码电路 用于区分芯片内部不同的端口 片选译码: 在芯片外部的译码电路 用于选择不同的芯片或端口 总线的性能指标 总线宽度 数据总线的位数，如8伟/16位/32位/64位等。总线越宽，传输速度就越快，即数据吞吐量就越大。 总线传输速率 在总线上每秒传输的最大字节数（MB/s）或比特数（Mb/s）。 总线的时钟频率 总线工作频率。是影响总线传输速率的主要因素之一。如：ISA（8MHz），PCI（0~33MHz）等。 ISA总线插槽与信号 ISA（Industry Standard Architecture)总线也称为AT总线 8/16位数据线 24位地址线，寻址16MB空间； I/O地址空间0100H-03FFH 最高工作频率8MHz，数据传输率16MB/s 中断功能，DMA通道功能 由62线的PC总线插槽再扩展36线插槽形成，如下图。 ISA总线插槽与信号 ISA总线信号的定义 98条线分为5类： 地址线、数据线、控制线、时钟线、电源线 地址线 SA0~SA19和LA17~LA23，后者为非锁存信号 数据线 SD0~SD7、SD8~SD15 ISA总线的定义（续） 控制线 AEN、BALE、IOR、IOW、SMEMR、SMEMW、MEMR、MEMW、MEMCS16、I/OCS16、SBHE、IRQ3~IRQ7、IRQ10~IRQ15、DRQ0~DRQ3、DRQ5~DRQ7、DACK0~DACK3、DACK5~DACK7 T/C、MASTER、RESETDRV、I/OCHCK、 I/OCHRDY、OWS 时钟线 CLK（ISA总线更名为：SYSCLK） 电源、地线等（+5V DC、GND） ISA总线的定义（续） 对主要控制信号的说明： ?AEN：地址允许，输出。AEN=1, DMAC控制总线。 ?BALE：地址锁存允许，输出。 ?IOR, IOW：I/O读与写。 ?SMEMR, SMEMW：系统存储器读/写。（PC/XT） ?MEMR ，MEMW：对整个内存空间内任一地址的读/写。 ?MEMCS16, IOC/S16：16为内存片选和16位I/O片选。 ?SBHE：系统总线高字节允许。 ?IRQ3~IRQ7 ,IRQ10~IRQ15：中断请求信号。（主片与从片的8259A输入） ISA总线的定义（续） –DRQ0~DRQ3：DMA请求信号。 –DRQ5~DRQ7：第二片DMA请求信号。 –DACK0~DACK3：DMA响应信号。 –DACK5~DACK7：第二片DMA响应信号。 – T/C：由DMAC送出，表明某一DMA通道传送已经结束。 –MASTER：总线主控信号，输入；表明该设备控制总线。 – RESET DRV：复位驱动，输出；表明上电复位。 – I/O CH CK：I/O通道检查，输入；故障报告（用NMI）。 – I/O CHRDY：I/O通道就绪，输入；用于周期延长。 – OWS：零等待，输入；通知CPU不需附加任何等待周期。 EISA总线 EISA（Extended ISA)总线 为了与IBM设计的微通道结构MCA（非开放的）进行竞争，以Compaq为首的兼容厂家提出的向后兼容的开放标准 8位、16位、32位数据宽度 32位地址，可寻址4GB空间 工作频率8.3MHz 数据传输率33MB/s 插槽与ISA兼容 EISA总线插槽 EISA总线插槽分为上下两层，而ISA