下面程序是1位进制计数器的VHDL描述.docVIP

下面程序是1位十进制计数器的VHDL描述，试补充完整。 2. 下面是一个多路选择器的VHDL描述，充完整。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT10 IS PORT ( CLK : IN STD_LOGIC ; Q : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)) ; END CNT10; ARCHITECTURE bhv OF CNT10 IS SIGNAL Q1 : STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN PROCESS (CLK) BEGIN IF CLKEVENT AND CLK = 1 THEN -- 边沿检测 IF Q1 10 THEN Q1 = (OTHERS = 0); -- 置零 ELSE Q1 = Q1 + 1 ; -- 加1 END IF; END IF; END PROCESS ; Q = Q1; END bhv; LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY bmux IS PORT ( sel : IN STD_L