计算机组成原理存器实验.docVIP

成绩：　　 计算机原理实验室实验报告 课 程 ： 计算机组成原理 姓 名 ： 李文周 专 业 ： 计算机科学与技术 学 号 ： 132054237 日 期 ： 2015.12 太原工业学院 计算机工程系 实验二：寄存器实验 实验环境 PC机＋Win7＋74LS373＋proteus仿真器 实验日期 2015.12 实验内容 （1）基本内容 1.理解CPU运算器中寄存器的作用 2.设计并验证4位算数逻辑单元的功能 （2）扩展要求 1.实现更多的寄存器（至少8个） 二．理论分析或算法分析 74ls373是常用的地址锁存器芯片，它实质是一个是带三态缓冲输出的8D触发器，在单片机系统中为了扩展外部存储器，通常需要一块74ls373芯片。 74ls373工作原理简述:? (1).1脚是输出使能(OE),是低电平有效,当1脚是高电平时,不管输入3、4、7、8、13、14、17、18如何,也不管11脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部呈现高阻状态(或者叫浮空状态);? (2).当1脚是低电平时,只要11脚(锁存控制端,G)上出现一个下降沿,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈现输入脚3、4、7、8、13、14、17、18的状态.锁存端LE由高变低时，输出端8位信息被锁存，直到LE?端再次有效。当三态门使能信号OE为低电平时，三态门导通，允许Q0~Q7输出，OE为高电平时，输出悬空。 L——低电平；H——高电平；X——不定态；Q0——建立稳态前Q的电平;G——输入端，与8031ALE连高电平：畅通无阻低电平：关门锁存。图中OE——使能端，接地。当G=“1”时，74LS373输出端1Q—8Q与输入端1D—8D相同;当G为下降沿时，将输入数据锁存。 实现方法（含实现思路、程序流程图、实验电路图和源程序列表等） 四．实验结果分析（含执行结果验证、输出显示信息、图形、调试过程中所遇的问题及处理方法等） 1.向寄存器写数据 当74LS373的控制端LE由高电平到低电平时，锁存数据。 从寄存器里读数据 实验扩展 实验电路 写数据电路 读数据电路 实验总结 通过本次实验，我了解了通用寄存器的组成和硬件电路。做实验之前，由以前学的理论知识明白寄存器的作用，即是存储数据或运算结果等。这次寄存器的实验主要是将理论变成实践，使得我们更加理解它的作用以及原理。 计算机原理实验室实验报告 section of the Department of project management; Project documents and information: Project Engineering Department; Materials and equipment: material supply projects; Security controls: the project Department of safety and security; Construction machinery: Project Engineering Department; Financial: Project Management Department of finance; Security and fire services: project security. 3.3.5 management representative and project manager in this item specifies that the Chief Engineer is the management representative, responsible for the operation of quality management system and supervision, regardless of how his other responsibilities, should have a clear mandate to: ensure that the quality management