4位二进制全加的设计.docVIP

4位二进制全加器的设计 摘要 加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。在电子学中，加法器是一种数位电路，其可进行数字的加法计算。在现代的电脑中，加法器存在于算术逻辑单元（ALU）之中。 加法器可以用来表示各种数值，如：BCD、加三码，主要的加法器是以二进制作运算。proteus进行仿真。 关键字 全加器，四位二进制，迭代电路，并行进位，74LS283，proteus仿真 总电路设计 一、硬件电路的设计 该4位二进制全加器以74LS283（图1）为核心，采用先行进位方式，极大地提高了电路运行速度，下面是对4位全加器电路设计的具体分析。 图1 1）全加器（full-adder ） 全加器是一种由被加数、加数和来自低位的进位数三者相加的运算器。基本功能是实现二进制加法。 输 入 输 出 输 入 输 出 CI A B S CO CI A B S CO 0 0 0 0 0 1 0 1 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 逻辑表达式： 其中，如果输入有奇数个1，则S为1；如果输入有2个或2个以上的1，则CO=1。实现全加器等式的门级电路图如图2所示，逻辑符号如图3所示. 图2 图3 2）四位二级制加法器 a) 串行进位加法器 四位二进制加法器为4个全加器的级联，每个处理一位。最低有效位的进位输入通常置为0，每个全加器的进位输出连到高一位全加器的进位输入。 b）超前进位加法器 为了提高运算速度，必须设法减小或消除由于进位信号逐级传递所消耗的时间，于是制成了超前进位加法器。 优点：与串行进位加法器相比，（特别是位数比较大的时候）超前进位加法器的延迟时间大大缩短了。 缺点：电路比较复杂。 b）超前位链结构加法器 令 产生进位 产生传输信号 四位全加器的进位链逻辑可以表示为如下： 二、设计思路 由上面对加法器的具体分析， 我们分别假定两个4位二进制数分别为A3A2A1A0、B3B2B1B0,利用ISIS Profession软件进行仿真，如图4所示，每个数位上的数值1、0用开关的高低电平表示，当开关打到红色点上时表示该位数值为1，反之如果打到蓝色点上时为0，输出的四位二进制用S3S2S1S0表示，当输出的各位上亮红灯了该位输出为1，如果为蓝色则表示为0，C0进位输入端，C4为进位输出端，以此进行仿真。 下面给出的是4位二进制全加器的部分真值表： truthtable A3 A2 A1 A0 B3 B2 B1 B0 C0 S3 S2 S1 S0 C4 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 0 1 1 0 0 0 1 1 0 1 0 1 0 0 0 1 1 0 0 1 0 0 0 1 0 1 0 0 1 0 0 0 0 0 0 1 0 1 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 0 0 0 1 1 0 0 0 0 0 1 0 1 0 0 0 0 1 0 1 1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 1 0 0 0 1 1 1 0 0 1 0 0 1 1 0 1 1 0 0 0 1 0 0 1 0 1 0 0 0 1 1 0 1 0 1 0 0 0 0 1 1 0 0 1 1 1 0 0 1 0 0 0