数字集成电路设计第1章引论要点分析.ppt

第1章 引论 一、数字集成电路设计中的问题 1、随着集成的晶体管数越来越多，设计者遵循比较适合于设计自动化的策略和严格设计方法。 早期是一个一个的进行设计的步骤，现在是按层次化方式进行的。 什么是层次化方式呢？ 问题：为什么层次化的自动化思想在模拟电路上难以实现？ 本书的目的： 1、本书是在数字设计的抽象想象和作为其基础的数字电路及其特点之间建立起一座桥梁。 二、数字集成电路的几个设计指标 一、成本（用复杂性和面积来表示） 二、功能性和稳定性 * * 尽可能重复使用单元 组成模块 芯片 正如同搭积木 3、模拟设计时无法对模块进行抽象，它的参数很多，变化 的组合很多，所以也就没有单元库，所以设计复杂。 2、为了避免重复设计和重复验证一些常用单元，设计者常 利用单元库，这些库不仅包含有版图，而且有描述这些单 元行为的完整文件和特征数据。 1、在数字设计中，一个复杂模块的内部细节可以被抽象化并 用一个黑盒子或模型来代替。因此设计者可以不必去了解这个 黑盒子内部的细节，大大减少了设计的复杂性。 三、为什么在设计自动化可以解决所有的设计问题后，我们还要去关心数字集成电路的设计呢？ 原因如下： 1、工艺升级后，而模型库不能直接移植 2、对模块内部的理解。例如数字电路中对一个单元内部的 关键是时序路径的寻找 3、以抽象为基础的方法只在一定程度上是正确的。例如一个 加法器的性能还与其环境连接方式的影响。 6、对一个设计进行检查和排错需要电路方面的 专门知识。 4、工艺尺寸的缩小会使以抽象为基础的模型的其 它一些缺陷更为明显。例如时钟分布、电源分布 这样的问题更为关键。 5、工艺水平提高导致新的设计问题和约束条件会 不断出现。如功耗、器件和互连线寄生参数之间的 比例。 数字电路设计中运用的典型抽象层次按抽象程度增加的顺序依次为： 器件、电路、门、功能模块、系统 2、我们从扎实理解电子器件的工作原理和深入分析数字设计的核心元件——反相器开始，并逐步把这一知识联系到比较复杂实体的设计，如复合门、数据通路、寄存器、控制器以及存储器。 3、在设计上述的每一个模块时，设计者始终要探讨的是识别出最主要的设计参数、找到应当把他的优化集中在哪个设计部分，以及确定是什么特殊的性质（独特的） 4、我们也将探讨现代数字电路中其他一些普遍性的问题，例如功耗、互连线、时序以及同步问题。 可变成本=（芯片成本+芯片测试成本+封装成本）/最终 测试的成品率 IC制造过程将许多完全相同的电路制造在同一个圆片上，在 制造完成后将圆片切割成小芯片，经测试后一个个的封装。 芯片成本=圆片成本/（每个圆片的芯片数+芯片成品率） 每个圆片的芯片数理论上是用圆片的面积除以芯片面积， 但实际上圆片是圆的，而芯片是方的。所以圆片周边的芯片 是不能用的。 芯片的成品率=[1+（单位面积的缺陷数*芯片面积）/α]-α 衬底材料和制造过程都会引起缺陷，使芯片失效， α取决于 制造工艺复杂性的一个参数，它与掩模的数量大致成正比， 目前，CMOS工艺有个合适的估计是α=3，单位面积缺陷 的数是衡量材料和工艺缺陷的一个指标，目前典型值为 0.5~1个缺陷/cm2,因此很大程度上取决于工艺的成熟程度。 例如：12英寸的圆片，芯片尺寸为2.5 cm2,一个缺陷/ cm2， α=3，求CMOS工艺生产的成品率。 芯片成本=f(芯片面积）4 芯片面积较小的设计往往成品率较高，在超过一定大小后 成品率迅速下降，门越小，集成密度就越高，芯片尺寸就越小 一个门中晶体管的树木反映了预期的实现面积，但其它参数 （如互连线格局，互连结构的规则性等）也会对面积有影响。 1电路响应出现偏离的原因： a,制造过程中存在差异 b,芯片上或芯片外存在的干扰噪声源。对数字电路而言，噪声 为指在逻辑节点上不希望发生的电压或电流的变化。 数字系统中的大多数噪声都是内部产生的，噪声的值与信号的 摆幅成正比。 如何克服这些噪声干扰是高性能数字电路设计所面临的主 要挑战之一。 在一个集成电路中两条并排放置的导线间形成了一个耦合电容和一个 互感。因此在其中一条导线上电压或电流的变化会影响其相邻导线上 的信号。 2 一个门的稳态参数（静态特性）衡量了该电路对制造过程中 发生偏差和噪声干扰的稳定性。 2.1电压传输特性（VTC） VTC上一个重要的特征点是门阈值电压VT或开关阈值电压VM , VM是VTC曲线与直线Vout=Vin交点，VM是开关特性的中点，它 可以在门的输出端短接到输入端得到。 输出信号发生偏离主要与噪声和门输出端的负载（即与输出信 号相连的门的数目）引起。 2.2噪声容限 为了使一个门的稳定性较好并且对噪声干扰不敏感，应当使 “0”和“1”的区间越大越好。 反相器的电压传输特性 电压与逻辑电平之间的关系