计算机组成_第4章中央处理器详细分析.ppt

若预测正确率为Pr,于是： 每条转移指令平均时钟数 Pr·1+ 1- Pr 1+C 1+C-PrC 得到 mave 1+ 1- Pr PbC 只要转移预测的不正确概率低于转移取的概率，即 1- Pr 〈Pt, 性能就有所改善。 若Pb 20%,Pr 70%, C 3 mave 1.18 吞吐率 （1/mave）*f 1/1.18*f 85%*f 补充的内容,不考试：ppt192 pentium CPU 和 pentium 4 CPU （不做考试要求,阅读，第5版书上：172-176） pentium的技术性能 　 pentium是Intel公司生产的超标量流水处理器，是一个32位的微处理器。CPU外部地址总线宽度是36位，但一般使用32位宽，故物理地址空间为4096MB 4GB）。 CPU内部分别设置指令cache和数据cache，外部还可接L2cache。CPU采用U，V两条指令流水线，能在一个时钟周期内发射两条简单的整数指令，也可发射一条浮点指令。操作控制器采用硬布线控制和微程序控制相结合的方式。大多数简单指令用硬布线控制实现，在一个时钟周期内执行完毕。对微程序实现的指令，也在2—3个时钟周期内执行完毕。 pentium具有非固定长度的指令格式，9种寻址方式，191条指令，但是在每个时钟周期又能执行两条指令。因此它具有CISC和RlSC两者的特性，不过具有的CISC特性更多一些，因此被看成为一个CISC结构的处理器。以CISC结构实现超标量流水线，并有BTB方式的转移预测能力，堪称为当代CISC机器的经典之作。 1 超标量流水线 　　超标量流水线是pentium系统结构的核心。它由U和V两条指令流水线构成，每条流水线都有自已的ALU、地址生成电路、与数据cache的接口。两个指令预取缓冲器，每个都是32字节，负责由指令cache或主存取指令并放入其中。 2 指令cache和数据cache 3 浮点运算部件 奔腾CPU内部包含了一个8段的流水浮点运算器。前4段为指令预取 PF 、指令译码 D1 、地址生成 D2 、取操作数 EX ，在U，V流水线中完成；后4段为执行1 X1 、执行2 X2 、 结果写回寄存器堆 WF 、错误报告 ER ，在浮点运算部件中完成。一般只能由U流水线完成一条浮点数操作指令。  4 动态转移预测技术 思考题： 1、解释超线程技术 2、多核技术 3、多核技术支撑下的程序设计有哪些特点？ 第9节 RISC CPU RISC机器的要素 有限的简单指令集 CPU中大量的通用寄存器 强调对指令流水线的优化 基于上述三要素的RISC的特征 1、等长指令 2、寻址方式少 3、操作数的获得以RR为主 4、指令数目少 5、指令功能简单，控制器为硬布线设计以提高执行速度 6、平均一条指令执行时间为一个处理器时钟 7、寄存器数目几十个 8、寄存器的优化使用 9、强调指令流水线的优化使用 10、其编译技术复杂 主存储器 合一高速缓存 指令/数据通路 控制部件 控制 存储器 （指令）主存储器（数据） 数据高速缓存 数据通路 硬连线控制部件 指令高 速缓存 （a）经典CISC处理器 （b）纯RISC处理器 小规模寄存器堆 大型寄存器堆 经典CISC和纯RISC处理器的体系结构区别 混合CISC/RISC体系结构 Pentium Pro处理器的CISC/RISC体系结构 前 端 部 分 基于RISC 核心 DB AB 将X86代码转化为RISC指令 RISC与CISC的主要特征对比 比较内容 CISC RISC 指令系统 复杂，庞大 简单，精简 指令数目 一般大于200 一般小于100 指令格式 一般大于4 一般小于4 寻址方式 一般大于4 一般小于4 指令字长 不固定 等长 可访存指令 不加限制 只有LOAD/STORE指令 各种指令使用频率 相差很大 相差不大 各种指令执行时间 相差很大 绝大多数在一个周期内完成 优化编译实现 很难 较容易 程序源代码长度 较短 较长 控制器实现方式 绝大多数为微程序控制 绝大多数为硬布线控制 软件系统开发时间 较短 较长 MC 88110 CPU结构 MC 88110 CPU是一个RISC处理器。处理器有12个执行功能部件，3个cache（指令、数据、TIC目标指令）和1个控制部件。 用于整数 用于浮点数 MC 88110的指令流水线 由于MC 88110是超标量流水CPU，所以指令流水线在每个机器时钟周期完成两条指令。 流水线共分为三段： 取指和译码 F＆D 段、执行 EX 段、写回 WB 段. 正常流动情况： FD1 FD2 EX1 EX2 WB1 WB2 EX3 EX4 FD3 FD4 WB3 WB4 EX5