第三章36同步技术.pptVIP

　　3. 载波同步系统的性能指标 　　载波同步系统的主要性能指标有：效率、 精度、同步建立时间和同步保持时间。  　　(1) 效率，是指为了获得载波同步， 载波信号应尽量少地消耗发送功率。 直接法由于无需专门发送导频信号， 因此效率较高。 　　(2) 精度，是指接收端所提取的相干载波cos(ωct+Δθ)与发送的载波cosωct之间的相位误差Δθ应尽可能小。Δθ越小， 载波同步的精度越高。通常Δθ由稳态相位误差和随机相位误差组成。稳态相位误差指载波提取电路在稳态下所产生的载波相位误差，与载波提取电路的性能有关。 随机相位误差则由随机噪声产生。 　　(3) 同步建立时间ts，是指从开机或失步到同步所需的时间。通常同步建立时间越短，同步建立得越快，显然，ts越小越好。  　　(4)　同步保持时间tc，是指同步建立后，如果同步信号消失， 同步系统还能维持同步的时间。 显然，tc越长越好。 3.6.3 位同步 目的：在抽样判决中，在准确的时刻对接收码元进行判决。 方法：从接收信号中提取出与接收信号同频同相的位同步 脉冲序列，或称定时脉冲序列。 ① 同频：使接收端产生的位同步脉冲频率等于接收信号的码 元速率； ② 同相：使接收端在最佳接收时刻(相位)对接收码元进行抽 样判决。一般为码元的中间时刻。 分类：自同步法和外同步法。 　　1. 自同步法 　　1) 波形变换—滤波法 　　前面我们已介绍过， 不归零的随机二进制数字信号序列(单极性或双极性)的功率谱中不包含有同步时钟频率fs=1/Ts， 2/Ts等成分，不能直接从中滤出fs=1/Ts的同步信号分量。但我们可先对该信号进行某种变换，形成包含有位同步信息的数字信号， 然后再用滤波器将其取出，其原理框图如图 3-106 所示。 图中的波形变换可以是微分、 整流电路。 图 3 - 2 单极性全占空不归零（NRZ）信号的波形与功率谱密度 (a) 波形； (b) 功率谱密度 图 3 - 3 单极性半占空归零（RZ）信号的波形与功率谱密度 图 3 - 106 波形变换—滤波法原理框图 NRZ信号 RZ信号 fs中心频率 消除滤波延迟 　　2) 包络检波—滤波法 　　在数字微波中继通信系统中，经常采用从中频PSK信号中直接提取位同步信息的方法。 从解调数字基带信号中提取位同步信息时需要先恢复载波，而从中频PSK信号中提取位同步信息则可以同时进行。如图 3-108是包络检波法的原理框图，频带受限的中频2PSK信号(如图3-109(a)所示)在相邻码元的相位变换点附近会产生幅度“平滑陷落”。 它包含有位同步信息。经包络检波去掉其直流分量后，就可得到包含位同步时钟频率fs的归零脉冲序列，通过窄带滤波器(或锁相环)， 再经脉冲整形， 即可得到位同步定时脉冲。 中频信号 包络检波 去直流： 归零脉冲序列 图 3-108 包络检波法的原理框图 图 3-109 包络检波法的相关波形 fs信号 包含位同步信号 　　3) 数字锁相法 　　所谓锁相法是指采用锁相环来提取位同步信号的方法。用于位同步的数字锁相环的原理框图如图 3 - 110所示，它由信号钟、分频器、相位比较器和控制器等组成。 信号钟包括一个高稳定度的晶体振荡器和脉冲整形电路。 若接收码元的速率为f=1/T，则晶体振荡器频率应为nf，经整形电路后，输出周期性脉冲序列，其周期为 图 3 - 110 数字锁相环的原理框图 　　控制器由扣除门(常开)、 附加门和或门等组成， 它根据相位比较器输出的控制脉冲(“超前脉冲”或“滞后脉冲”)来对信号钟输出的脉冲序列实施扣除(或添加)脉冲。 　　相位比较器将接收脉冲序列与位同步信号进行相位比较， 以判别位同步信号是超前还是滞后。 若超前就输出超前脉冲， 若滞后就输出滞后脉冲。 　　分频器是一个计数器， 每当控制器输出n个脉冲时，它就输出一个脉冲。控制器与分频器相结合来调整加至相位比较器的位同步信号的相位。最小相位调整量为Δθ=2πT0/T=2π/n。 　　位同步数字锁相环的工作过程是： 晶体振荡器产生的信号经整形后形成周期为T0和相位差为T0 /2的两路脉冲序列， 如图 3-111(a)、(b)所示。 脉冲序列通过常开门、 或门并经n次分频后，输出本地位同步信号，如图3-111(c)所示。为了与发端时钟同步，分频器输出与接收到的码元序列同时加到相位比较器进行相位比较。如果两者完全同步，此时相位比较器没有误差信号，本地位同步信号可作为同步时钟。 　　如果本地位同步信号相位超前于接收码元序列， 则相位比较器输出一个超前脉冲加到常开门(扣除门)的禁止端(带“o”）将其关闭，扣除一个(a)路脉冲，如图 3－111(