多周期MPIS令集设计.docVIP

指令类型 [31:26] [25:21] [20:16] [15:11] [10:6] [5:0] R类型 Op Rs Rt Rd shamt funct 含义 nop 000000 00000 00000 00000 00000 000000 空操作 addu 000000 rs rt rd 00000 100001 加（不带溢出） subu 000000 rs rt rd 00000 100011 减（不带溢出） and 000000 rs rt rd 00000 100100 与 or 000000 rs rt rd 00000 100101 或 xor 000000 rs rt rd 00000 100110 异或 nor 000000 rs rt rd 00000 100111 或非 sllv 000000 rs rt rd 00000 000100 逻辑左移变量 srlv 000000 rs rt rd 00000 000110 逻辑右移变量 I类型 Op Rs Rt immediate bltz 000001 rs 00000 Immediate 小于0转移 beq 000100 rs rt Immediate 相等转移 bne 000101 rs rt Immediate 不相等转移 addi 001000 rs rt Immediate 加立即数 andi 001100 rs rt Immediate 与立即数 ori 001101 rs rt Immediate 或立即数 lw 100011 rs rt Immediate 取字 sw 101011 rt rt Immediate 存字 J类型 Op Address j 000010 address 无条件跳转 综述：本设计选用了如下指令，基于此设计出了单周期MIPS处理器，并在单周期的基础上添加了5级流水线设计出了带五级流水线的MIPS处理器。 第一部分 单周期MIPS处理器 代码 ---------------------------------------------------------------------------------- -- Module Name: top_mips - Behavioral 顶层模块 ---------------------------------------------------------------------------------- library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity top_mips is port( reset: in std_logic; clk: in std_logic; ov: out std_logic); end top_mips; architecture Behavioral of top_mips is signal s_pc:std_logic_vector(31 downto 0); ---pc输入 signal s_pc_i:std_logic_vector(31 downto 0); ---pc输出 signal s_command:std_logic_vector(31 downto 0); ---指令 signal s_add1_pc:std_logic_vector(31 downto 0); ---pc+1值 signal s_shift:std_logic_vector(27 downto 0); --指令低26位左移2位后值 signal s_jump_pc:std_logic_vector(31 downto 0); --绝对跳转 signal s_regdst:std_logic; ----控制信号 signal s_jump: std_logic; signal s_branch: std_logic; signal s_memread: std_logic; signal s_memtoreg: std_logic; signal s_aluop: std_logic_vector( 3 downto 0); signal s_memwrite:std_logic; s