集电极开路门与三态输出门的应用解析.pptVIP

实验2 集电极开路门与三态输出门的应用 一、实验目的 1．熟悉TTL集电极开路（OC）和三态（3S）输出门的电路结构特性。 2. 掌握TTL集电极开路（OC）和三态（3S）输出门的逻辑功能及应用。 二、实验概述 1. 集成门输出结构及特性 推拉式输出电路。 集电极开路门（Open-Collector TTL Gate简称OC门 三态门（Tristate TTL Gate） 输出门 电路结构 输出特性 应用 普通的TTL门 推拉式输出电路 1：输出与电源开关管导通 0：输出与地开关管导通 输出非高即低 输出端不能并联 OC门 集电极开路门 （内部输出管集电极没接其他电路） 1：输出高阻，外接上拉电阻R L 0：输出与地开关管导通 输出并联为与；电平转换; 灵活设计 三态门 有控制两开关管都不导通电路 1：输出与电源开关管导通 0：输出与地开关管导通 高阻：都不导通 总线 2. OC门电路模块 输入全为 1 设 VA VB 3.6 V VB1升高，足以使 T2 、T5 导通，Vo 0.3 V,Y 0。 与非门的逻辑功能：全 1 出 0，有 0 出 1。 输入不全为 1 VY不确定 T2 、T5 截止， 设: VA 0.3 V VB 3.6 V，则 VB1 0.3 + 0.7 1 V 时: VB1 1 V， T2 、T5 截止；二极管 D 导通，使 VB3 1 V。T3、T4 截止，输出端开路 高阻状态 。 3. TS门电路模块 E 1 时:二极管 D 截止，Y A，同 TTL 非门 三、实验内容 1. OC门的特性及其应用 用OC门74LS03验证 OC门的“线与”功能。 通过K1K2设置AB改变第1个与非门输出，通过K3K4设置CD改变第2个与非门输出，观测两个与非门输出并联信号（当VL 5V时可用实验箱逻辑电平指示）。 RL为1kΩ时，输出F的表达式： 验证OC门74LS03的特性， 输入A 、B接逻辑电平输出信号，输出端Y接直流电压表。VCC2接+5V,电阻为4.7K, 观测输出与输入信号的逻辑关系，如果去掉R, 观测输出信号的变化。VCC2改接+15V， 检测输出信号的高电平和低电平电压。 测量上拉电阻的取值（选作） OC门上拉电阻过大，高电平输出电流小;上拉电阻过小，低电平输出电流小, 当OC门高电平和低电平负载固定值时，通过实验测量出上拉电阻的取值范围。 74LS03输出接负载（可用电阻代替），VL接+5V，调节电位器Rw，要求输出信号Y的高电平不小于3.5V, 低电平不大于0.3V,实验求出上拉电阻的取值范围。 2. 三态门的特性及其应用 验证三态门74LS125的逻辑功能。 通过设置控制端 、输入A改变输出端Y为三种状态； 控制端E有效 0 ：Y A 输出由输入确定,与外电路无关 控制端E无效（1）：输出端高阻态，该脚状态与输入无关， 由外电路确定 控制端 、三态门的输入A接逻辑电平输出信号，输出端Y接逻辑电平显示电路，通过开关K可使电阻接+5V或地，当 E无效为高电平，三态门输出为高阻态时，输出Y对应开关K的状态（接+5V或地）为高电平或低电平；当 E有效为低电平时，Y A 用74LS125两个三态门输出构成一条总线。 多个三态输出门可并联构成一条总线，但必有控制使能 端电路，在任一时刻只能有一个三态输出门使能有效，其 他都无效。总线的信号由有效的三态输出门输入确定。 控制端 的波形。 控制端 、三态门的输入A 、B接逻辑电平输出信号，输出端Y接逻辑电平显示电路，观测输出与输入及控制信号的逻辑关系。 控制端 接1kHz 100kHz 信号，一个三态门的输入A接100kHz 1MHz 信号，另一个三态门B的输入接10kHz 500KHz 信号,用示波器观察输出Y与控制端 的波形。 三态门输出总线参考信号 * * * * * *