第三章集成电路设计技术与工具解析.ppt

集成电路设计技术与工具 第三章 集成电路制造工艺 内容提要 3.1 引言 3.2 集成电路基本加工工艺 3.3 双极型集成电路的基本工艺流程 3.4 CMOS集成电路的基本制造工艺 3.5 BiCMOS集成电路的基本制造工艺 3.6 MESFET工艺与HEMT工艺 3.7 集成电路工艺CAD 3.8 本章小结 3.1 引言 集成电路基本加工工艺包括衬底外延生长、掩膜制版、光刻、掺杂、绝缘层和金属层形成等。 而集成电路的特定工艺包括硅基的双极型工艺、CMOS、BiCMOS；锗硅HBT工艺和BiCMOS工艺，SOI材料的CMOS工艺，GaAs基/InP基的MESFET工艺、HEMT工艺和HBT工艺等。 目前应用最广泛的特定工艺是CMOS工艺。 在CMOS工艺中，又可细分为DRAM工艺、逻辑工艺、模拟数字混合集成工艺，RFIC工艺等。 尽管特定工艺种类繁多，若以晶体管类型来区分，目前常用的大体上可分为双极型/HBT、MESFET/HEMT、CMOS、BiCMOS四大类型。 本章将分别介绍这四种特定工艺的基本加工过程。 3.2 集成电路基本加工工艺 制造一个集成电路需要经过几十甚至几百道工艺过程。这样复杂的工艺过程其实是由数种基本的集成电路加工工艺组成的。集成电路的基本加工工艺包括外延生长、掩膜制版、光刻、掺杂、金属层的形成、绝缘层的形成等。任何复杂的集成电路制造都可以分解为这些基本加工工艺。下面分别介绍几种主要的集成电路基本加工工艺。 3.2.1 外延生长 外延层具有很多优良性能。 掺杂、隔离、串通等等。 目前常见的外延技术有: 化学汽相沉积 （CVD：Chemical Vapor Deposition） 金属有机物汽相沉积（MOCVD：Metal Organic CVD） 分子束外延生长（MBE：Molecular Beam Epitaxy）。 化学汽相沉积生长 化学汽相沉积(CVD)也称汽相外延（VPE：Vapor Phase Epitaxy） 化学汽相沉积生长法是通过汽体化合物之间的化学反应而形成的一种生长外延层的工艺。 通过晶圆表面吸附反应物，在高温下发生反应，生成外延层 吸附沉积的硅原子需要较高的迁移率能够在表面自由移动来形成完整的晶格。因此，CVD需要较高的温度。 金属有机物CVD（MOCVD：Metal Organic CVD） 金属有机物化学气相沉淀法也称为金属有机物气相外延（MOVPE：Metal Organic Vapor Phase Epitaxy） MOCVD是由CVD技术发展起来的，是属于CVD技术的一种 由于许多III族元素有机化合物和V族元素氢化物在较低温度下即可成为气态，因此在金属有机物化学沉积过程中反应物不需要高温，只需要在衬底附近存在高温区使得几种反应物能够在衬底附近发生化学沉积反应即可。 MOCVD是一种冷壁工艺，只要将衬底加热到一定温度即可，炉体其他部分不需要高温。 分子束外延生长（MBE：Molecular Beam Epitaxy） 分子束外延是在超高真空下（~10-8 Pa）加热一种或多种原子或分子，这些原子分子束与衬底晶体表面反应从而形成半导体薄膜的技术 MBE有生长半导体器件级质量膜的能力，生长厚度具有原子级精度 3.2.2 掩膜的制版工艺 在集成电路开始制造之前，需要预先设定好每个工艺的制造过程和先后顺序。 每个工艺中都需要掩膜来覆盖暂时不需要加工的位置，需要加工的位置则需要按照一定的图形来加工。 版图设计就是将集成电路的布局按照集成电路工艺过程分为多层掩膜版的过程。 将这些过程制作成掩膜版的过程就是制版。 制版就是要产生一套分层的版图掩膜，为将来将设计的版图转移到晶圆上做准备，掩膜版主要用在光刻工艺过程中。 掩膜制造 掩膜版可分成：整版及单片版 整版是指晶圆上所有的集成电路芯片的版图都是有该掩膜一次投影制作出来的。各个单元的集成电路可以不同。 单片版 是指版图只对应晶圆上的一个单元。其他单元是该单元的重复投影。晶圆上各个芯片是相同的。 早期掩膜制造是通过画图照相微缩形成的。 光学掩膜版是用石英玻璃做成的均匀平坦的薄片，表面上涂一层60~80nm厚的铬，使其表面光洁度更高，这称之为铬版（Cr mask），通常也称为光学（掩膜）版。 新的光刻技术的掩膜版与光刻技术有关。 图案发生器方法（PG：Pattern Generator） 集成电路上任何一个图形都可以由无数个矩形组成 任何一个矩形都有在空间的坐标和长和宽。 将分割的所有图形的参数记录并制版，得初缩版 初缩版用来重复投影制作掩膜版 另外还有 X射线制版法 电子束扫描法（E-Beam Scanning ） 3.2.3 光刻 光刻的作用是把掩膜版上的图形映射到晶圆上，并在晶圆上形成