数字集成电路综合设计7人表决器电路前端设计-—本科毕业设计.docVIP

摘 要 7人表决器电路是一简单的输入信号检测与处理、产生运算控制信号的逻辑电路。本文详细介绍了依据功能要求进行运算控制电路方案设计的过程，并在此基础上将整体电路分为数据接收模块、数据处理模块、结果显示模块等主要功能模块。 电路设计完成后通过Design Compiler对电路进行逻辑综合。使用Tcl命令编写电路的约束文件，设定约束条件，对电路进行优化以保证设计的功能性，同时生成网表文件、时序报告、面积报告，并进行结果分析。再通过延时文件与顶层文件的激励进行电路功能的时序仿真，分析设计的可行性。再通过Primetime对电路进行静态时序分析，得到静态时序报告。最后通过IC_Compler对生成的网表进行物理实现，生成GDS II版图信息。 关键词 Design Compiler；Primetime；逻辑综合；静态时序分析；物理实现； 目 录 摘 要 1 目 录 2 引 言 4 1 总体电路结构设计 5 1.1电路功能 5 1.2 关键功能电路设计 5 1.3 电路接口 6 1.4 顶层TOP的设计 6 2 设计约束及脚本 8 2.1 约束设计 8 2.2 脚本设计 8 3 逻辑综合过程 11 3.1 综合文件 11 3.2 综合环境 11 3.3综合过程 12 4 结果分析及时序仿真 16 4.1 时序报告分析 16 4