数字电路第三章MOS逻辑门演示文稿.pptVIP

2、CMOS传输门电路的工作原理 设TP:|VTP|=2V， TN:VTN=2 V?I的变化范围为－5V到+5V。 ?5V +5V ?5V到+5V ?GSN VTN, TN截止 ?GSP=5V ? (-5V到+5V)=(10到0)V 开关断开，不能转送信号 ?GSN= -5V ? (－5V到+5V)=(0到-10)V ?GSP0, TP截止 1）当c=0， c =1时 c=0=-5V， c =1=+5V C T P v O / v I v I / v O +5V – 5V T N C +5V ?5V ?GSP= ?5V ? (－3V~+5V) =?2V ~ ?10V ?GSN=5V ? (－5V~+3V)=(10~2)V b、?I=?3V~5V ?GSNVTN, TN导通 a、?I=?5V~3V TN导通，TP导通 ?GSP |VT|, TP导通 C、?I=?3V~3V 2）当c=1， c =0时 传输门组成的数据选择器 C=0 TG1导通, TG2断开 L=X TG2导通, TG1断开 L=Y C=1 传输门的应用 CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过TTL器件的水平。CMOS器件的功耗低、扇出数大，噪声容限大，静态功耗小，动态功耗随频率的增加而增加。 0.00087~22 0.0003~7.5 2.9 BiCMOS 13 1? (1MHz) 13 74HCT 15 1.5? (1MHz) 10 74HC 105 1?(1MHz) 75 4000B 延时功耗积 (pJ) 功耗 (mW) 传输延迟时间 tpd/ns(CL=15pF) 参数 系列 3.1.8 CMOS逻辑门电路的技术参数 CMOS门电路各系列的性能比较 3.2 TTL逻辑门 3.2.1 BJT的开关特性 3.2.2 基本BJT反相器的动态特性 3.2.3 TTL反相器的基本电路 3.2.4 TTL逻辑门电路 3.2.5 集电极开路门和三态门 3.2.6 BiMOS门电路 3.2 TTL逻辑门 3.2.1 BJT的开关特性 iB?0，iC?0，vO＝VCE≈VCC，c、e极之间近似于开路, vI=0V时: iB?0，iC?0，vO＝VCE≈0.2V，c、e极之间近似于短路, vI=5V时: iC＝ICS≈ 很小，约为数百欧，相当于开关闭合 可变 很大，约为数百千欧，相当于开关断开 c、e间等效内阻 VCES ≈ 0.2~0.3 V VCE＝VCC－iCRc VCEO ≈ VCC 管压降 且不随iB增加而增加 ic ≈ ?iB iC ≈ 0 集电极电流 发射结和集电结均为正偏 发射结正偏，集电结反偏 发射结和集电结均为反偏 偏置情况 工作特点 iB iB≈0 条件 饱 和 放 大 截 止 工作状态 BJT的开关条件 0 iB 2. BJT的开关时间 从截止到导通 开通时间ton(=td+tr) 从导通到截止 关闭时间toff(= ts+tf) BJT饱和与截止两种状态的相 互转换需要一定的时间才能完成。 CL的充、放电过程均需经历一定 的时间，必然会增加输出电压?O波 形的上升时间和下降时间，导致基 本的BJT反相器的开关速度不高。 3.2.2基本BJT反相器的动态性能 若带电容负载 故需设计有较快开关速度的实用型TTL门电路。 输出级 T3、D、T4和Rc4构成推拉式的输出级。用于提高开关速度和带负载能力。 中间级T2和电阻Rc2、Re2组成，从T2的集电结和发射极同时输出两个相位相反的信号，作为T3和T4输出级的驱动信号； R b1 4k W R c 2 1.6k W R c 4 130 W T 4 D T 2 T 1 + – v I T 3 + – v O 负载 R e2 1K W V CC (5V) 输入级 中间级 输出级 3.2.3 TTL反相器的基本电路 1. 电路组成 输入级T1和电阻Rb1组成。用于提高电路的开关速度 2. TTL反相器的工作原理（逻辑关系、性能改善） （1）当输入为低电平（?I = 0.2 V） T1 深度饱和 截止 导通 导通 截止 饱和 低电平 T4 D4 T3 T2 T1 输入 高电平 输出 T2 、 T3截止，T4 、D导通 （2）当输入为高电平（?I = 3.6 V） T2、T3饱和导通 T1:倒置的放大状态。 T4和D截止。 使输出为低电平.