cmos实验.doc

实验一 HSPICE实验目的 1、熟悉电路仿真工具Hspice的基本语法及其使用方法。 2、会使用Hspice编写程序对简单RCL电路及双极型电路进行仿真。 3、结合MOS器件的工作原理，会使用Hspice编写程序查看MOS器件的各种特性曲线。实验原理 在电学上MOS管作为一种电压控制的开关器件。当栅-源电压Vgs等于开启电压VT时，该器件开始导通。当栅—源间加一电压Vds以及Vgs=VT时，由于源-漏电压和栅-衬底电压而分别产生的电场水平起着使电子沟道向漏极运动的作用。随着源-漏电压的增加，沿沟道电阻的压降会改变沟道的形状。MOS管的这个行为特性如图1所示。在沟道源端，栅极电压在使沟道反型过程中全部有效；然而在沟道漏端，只有栅极和漏极间的电压差才是有效的。当有效栅电压（Vgs-VT）比漏极电压大时，随着Vgs的增加，沟道变得更深，这时沟道电流Ids既是栅极电压也是漏极电压的函数，习惯上称这个区域为“线性”区或“电阻”区，或“非饱和”区。如果Vgs大于Vds-VT；即，当VgdVT(Vgd为栅-漏电压）时，沟道不再伸展到漏极，处于夹断状态。在这种情况下，导电是由于正漏极电压作用下电子的漂移机理所引起的。在电子离开沟道后，电子注入到漏区耗尽层中，接着向漏区加速。沟道夹断处的电压降不变，保持在Vgs-VT，这种情况为“饱和”状态。这时沟道电流受栅极电压控制，几乎与漏极电压无关。应注意耗尽层中没有可动的载流子，因而能够将沟道与衬底的其余部分隔离开来。实际上，由于沟道与衬底形成一个反偏PN结，所以流向衬底的电流很小。 在源-漏电压和栅极电压固定的情况下，影响源极流向漏极（对于给定的衬底电阻率）的漏极电流Ids大小的因素有： 源、漏之间的距离； 沟道宽度； 开启电压vt； 栅绝缘氧化层的厚度； 栅绝缘层的介电常数； 载流子（电子或空穴）的迁移率μ。 一个MOS管的正常电压特性可分为以下几个区域： （1）夹断区：这时的电流是源-漏间的泄漏电流； （2）线性区：弱反型区，这时漏极电流随栅压线性增加； （3）饱和区：沟道强反型，漏极电流与漏极电压无关。 当漏极电压太高时，会发生称为雪崩击穿或穿通的非正常导电情况。在这两种情况中，栅极电压已不能对漏极电流进行控制。描述NMOS器件在这三个区域中性能的理想表达式为： 其中Ids是漏极电流；Vgs是栅-源电压；VT是器件的开启电压；KN是NMOS晶体管的跨导系数，KN与工艺参数及器件的几何尺寸有关，其关系为： 这里，μn表示沟道中电子的有效表面迁移率；ε是栅绝缘层的介电常数，tox是栅绝缘层的厚度；W是沟道宽度；L是沟道长度，因此，跨导系数包括了一个与工艺有关的本征导电因子项（KN=μnε/tox),一个几何尺寸有关项（W/L)，工艺有关项考虑了所有的工艺因素，如掺杂浓度，栅氧化层的厚度等；而几何尺寸的有关项则与器件的实际版图有关。实验内容 1、在固定Vgs下，使用Hspice仿真并验证NMOS的I/V特性曲线。仿真时，使用CMOS0.6uDPDMmixsignal模型，该文件名为h06mixddct02v23.lib。 电路网表为： * nmos_I-V_test mn0 vout vin 0 0 NM w=2u l=1u .lib C:\synopsys\h06mixddct02v23.lib tt v1 vin 0 2 v2 vout 0 1 .dc v2 0 5 0.1 .probe i1(mn0) .end 2、在上题中改变NMOS的W/L为4u/0.6u,重新仿真电路，比较漏极电流Id的变化。3、在不同Vgs下仿真NMOS的I/V特性曲线，Vgs从0V变化到5V,每隔0.5V取一个点，查看并验证该I/V特性曲线。 *nmos_I-V_test mn0 vout vin 0 0 NM w=4u l=0.6u .libC:\synopsys\h06mixddct02v23.libtt v1 vin 0 2 0 v2 vout 0 1 5 .dc v2 0 5 0.1 v1 0 5 0.5 .plot dc v(vout) id(mn0) .probe .end 4、在温度为0℃-80℃的范围内线性取下5个点，仿真NMOS的I/V特性曲线，并比较它们的差异以及Id随温度的变化趋势以及变化量。 *nmos_I-V_test mn0 vout vin 0 0 NM w=2u l=1u .Model NM NMOS vt0=0.7 kp=110u gamma=0.4 lambda=0.04 phi=0.7 v1 vin 0 2 v2 vout 0 1 .dc v2 0 5 0.1 temp 0 80 20 .probe i1(mn0) .end