DSP原理与技术期末测试--汪老师.docVIP

1、哈佛结构：该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。 2、改进的哈佛结构 4、‘C54x是TI公司为实现低功耗、高速实时信号处理专门设计的16位定点数字信号处理器。 8组16位总线：1组程序总线、3组数据总线和4组地址总线；26个特殊功能寄存器，用来对芯片内各功能模块进行管理、控制、监视。 状态寄存器包括：状态寄存器0（ST0）、状态寄存器1（ST1）、处理器工作方式寄存器（PMST） 程序存储空间可分页扩展到1兆字~8兆字，5402可扩展到1兆字。DSP芯片上增加额外的映像寄存器——程序计数器扩展寄存器XPC。 主机接口HPI是C54芯片具有的一种8位或16位的并行接口部件，主要用于DSP与其他总线或主处理机进行通信。通过HPI控制寄存器（HPIC）、地址寄存器（HPIA）、数据寄存器（HPID）和HPI内存块实现与主机通信。 程序存储器地址生成器PAGEN通常是由程序计数器PC、重复计数器RC、块重复计数器BRC、块重复起始地址寄存器RSA、块重复结束寄存器REA等5个寄存器组成。 9、流水线操作是指各条指令以及其周期为单位，相差一个时间周期而连续并行工作的情况。流水线操作可以减少指令的执行时间，提高DSP的运行速度，增强DSP的处理能力。（C54流水线操作由6个操作阶段或操作周期组成，6个操作阶段:1,预取址 2，取址 3，译码 4，寻址 5，读数 6，执行） 10、系统的复位：若RS保持低电平，则芯片始终处于复位状态，只有当此引脚变为高电平后，芯片内部的程序才可以从FF80H单元开始执行。 11、C5402有13个可屏蔽中断，INT3~INT0（外部中断），BRINT0、BXINT0、BRINT1、BXINT1（串行口中断），TINT0、TINT1（定时器中断），DMAC4、DMAC5（DMA中断），HPINT（HPI中断）。 12、省电方式：闲置方式1（IDLE1）、闲置方式2（IDLE2）、闲置方式3（IDLE3）、保持方式。另：外部总线关断和CLKOUT关断。 13、寻址方式：立即、绝对（数据存储器地址dmad、程序存储器地址pmad、端口PA、lk）、累加器（READA Smem、WRITA Smem）、间接（单操作数、双操作数、循环、位倒序）、存储器映像寄存器、堆栈。 14、汇编语言程序的编辑、汇编和链接过程示意图 COFF文件的段： .text段（文本段），通常包含可执行代码 .data段（数据段），通常包含初始化数据 .bss段（保留空间段），通常为未初始化变量保留存储空间 宏指令和子程序都可以被多次调用；子程序汇编成目标代码的过程只进行一次；用到宏指令的地方，都要对宏指令进行汇编；子程序无参数，调用前应事先设置好寄存器等；宏指令可以使用带参数调用； 宏定义的格式如下: macname .macro[Parameter 1][，…，parameter n] model statements or macrodirectioves [.mexit] .endm 宏调用的格式如下: [ label ][:] macname [parameter 1] [，…，param 定时长度计算公式：Tt=T*（TDDR+1）*（PRD+1） 18、、“example.asm” 　　．mmregs stack: 　　．usect stack,10h ．bss a,4 　．bss x,4 　．bss y,1 ．data table: 　　．word 1,2,4,3 　　．word 8,6,4,2 　　．text start： STM #stack+10h，sp 　　STM #a，AR1 　　RPT #7 　　MVPD table,*AR1+ 　　CALL sum end： 　　 B end sum： 　　STM #a，AR3 　　　STM #x，AR4 　　　RPTZ A，#3 　　　MAC *AR3+,*AR4+,A 　　　STL