毕业论文--基于CPLD的高速时钟电路论文.docVIP

哈尔滨工程大学本科生毕业论文 PAGE PAGE 3 TOC \* MERGEFORMAT 第1章 绪论 PAGEREF _Toc319600125 \h 3 1.1 研究背景及意义 PAGEREF _Toc319600126 \h 3 1.2　频率合成技术的研究现状 PAGEREF _Toc319600127 \h 3 1.3　研究内容及章节安排 PAGEREF _Toc319600128 \h 6 第2章　锁相式频率合成技术及ADF4360-7 PAGEREF _Toc319600129 \h 8 2.1　锁相式频率合成技术 PAGEREF _Toc319600130 \h 8 2.2　PLL芯片ADF4360-7 PAGEREF _Toc319600131 \h 10 2.3　本章小结 PAGEREF _Toc319600132 \h 13 第3章　基于CPLD的高速时钟电路硬件电路设计 PAGEREF _Toc319600133 \h 14 3.1　设计方案设想及技术指标 PAGEREF _Toc319600134 \h 14 3.1.1 整体设计方案设想 PAGEREF _Toc319600135 \h 14 3.1.2 系统设计指标 PAGEREF _Toc319600136 \h 14 3.2　频率合成部分的实现 PAGE