1.2MOS集成电路基本制造工艺.ppt

  1. 1、本文档共70页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * 1 * dual-well approach uses both n- and p- wells grown on top of a epitaxial layer(using trench isolation areas of SiO2) 1 * 1 * 1 * * 功耗 驱动能力 CMOS 双极型 Bi-CMOS BiCMOS集成电路工艺 * BiCMOS工艺分类 以CMOS工艺为基础的BiCMOS工艺 以双极工艺为基础的BiCMOS工艺。 * 以P阱CMOS工艺为基础的BiCMOS工艺 NPN晶体管电流增益小; 集电极的串联电阻很大; NPN管C极只能接固定电位,从而限制了NPN管的使用 * 以N阱CMOS工艺为基础的BiCMOS工艺 NPN具有较薄的基区,提高了其性能; N阱使得NPN管C极与衬底隔开,可根据电路需要接电位 集电极串联电阻还是太大,影响双极器件的驱动能力 在现有N阱CMOS工艺上增加一块掩膜板 * 以N阱CMOS工艺为基础的改进BiCMOS工艺 使NPN管的集电极串联电阻减小5?6倍; 使CMOS器件的抗闩锁性能大大提高 * 三、后部封装 (在另外厂房) (1)背面减薄 (2)切片 (3)粘片 (4)压焊:金丝球焊 (5)切筋 (6)整形 (7)密封 (8)沾锡:保证管脚的电学接触 (9)老化 (10)成测 (11)打印、包装 * 金丝 劈 加热 压 焊 * 三、后部封装 (在另外厂房) * * 作业: 1. 课本P14,1.2题 2. 下图是NMOS晶体管的立体结构图,请 标出各区域名称及掺杂类型,并画出这个器件的版图(包括接触孔和金属线)。 3. 名词解释: MOS NMOS PMOS CMOS 场氧、有源区、硅栅自对准工艺 求职应注意的礼仪 求职时最礼貌的修饰是淡妆 面试时最关键的神情是郑重 无论站还是坐,不能摇动和抖动 对话时目光不能游弋不定 要控制小动作 不要为掩饰紧张情绪而散淡 最优雅的礼仪修养是体现自然 以一种修养面对两种结果 必须首先学会面对的一种结果----被拒绝 仍然感谢这次机会,因为被拒绝是面试后的两种结果之一。 被拒绝是招聘单位对我们综合考虑的结果,因为我们最关心的是自己什么地方与用人要求不一致,而不仅仅是面试中的表现。 不要欺骗自己,说“我本来就不想去”等等。 认真考虑是否有必要再做努力。 必须学会欣然面对的一种结果----被接纳 以具体的形式感谢招聘单位的接纳,如邮件、短信 考虑怎样使自己的知识能力更适应工作需要 把走进工作岗位当作职业生涯的重要的第一步,认真思考如何为以后的发展开好头。 Thank you 1 * 1 * 1 * 8 8 8 8 8 8 8 8 8 3 1 * 9 9 9 9 9 9 9 9 9 4 1 * 10 10 10 10 10 10 10 10 10 5 1 * 11 11 11 11 11 11 11 11 11 6 1 * 12 12 12 12 12 12 12 12 12 7 1 * 13 13 13 13 13 13 13 13 13 8 1 * 14 14 14 14 14 14 14 14 14 1 * 15 15 15 15 15 15 15 15 15 9 1 * 17 17 17 17 17 17 17 17 17 11 1 * 18 18 18 18 18 18 18 18 18 12 1 * 19 19 19 19 19 19 19 19 19 1 * 20 20 20 20 20 20 20 20 20 13 1 * Polysilicon gate is patterned before source and drain are created – thereby actually defining the precise location of the channel region and the locations of the source and drain regions. This allows for very precise positioning of the source and drain relative to the gate. Note that can’t completely stop lateral diffusion – accounts for difference between drawn transistor dimensions and actual ones 1 * 21 21 2

文档评论(0)

克拉钻 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档