基于中檔FPGA多相滤波器的设计实现.docVIP

基于中档FPGA多相滤波器的设计实现 关键字： HYPERLINK /FPGA/search.php?keywords=FPGAsearch=1 \t _blank FPGA HYPERLINK /FPGA/search.php?keywords=%E5%A4%9A%E7%9B%B8%E6%BB%A4%E6%B3%A2%E5%99%A8search=1 \t _blank 多相滤波器 R滤波器的几个优点，其中包括一个事实，即在整个频谱范围，他们有完全恒定的群时延，在所有频率范围内，不论滤波器的大小，他们是完全稳定的。 　　通用FIR滤波器的图形表示如图10所示。在这种情况下，输入样本xn通过一系列的缓冲寄存器(这些都标记为z-1，对应延时单元的Z变换)。 　　 　　图10 经典FIR滤波器的通用表示 　　滤波器的工作原理是用一系列的常数(称为抽头系数)乘以一系列最新的n个数据采样，并对所得到的数组的单元进行求和。通过改变系数和滤波器抽头数目的加权(值)，FIR滤波器实际上可实现几乎任何所需的频率响应特性。 　　问题是FIR滤波器可能需要大量的抽头(有时数百个)，以实现其预定的目标。每一个抽头需要消耗逻辑资源的乘法器累加器( Mac )单元。另外在每个时钟，每个抽头执行消耗功率2的乘法和加操作。 　　用多相FIR滤波器进行抽取 　　 HYPERLINK /FPGA/searc