半整数与奇数分频器设计.docVIP

EDA实验 半 整 数 与 奇 数 分 频 器 设 计 学号班级姓名：张杭俊 指导老师：居建林 实验日期：2015.12.10 实验代码 顶层文件 BFP7 LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL ; USE IEEE.STD_LOGIC_UNSIGNED.ALL ; ENTITY BFP7 IS PORT(CLK : IN STD_LOGIC ; C1 , C : OUT STD_LOGIC) ; END ENTITY BFP7 ; ARCHITECTURE bfp7 OF BFP7 IS COMPONENT M3 PORT(CLOCK : IN STD_LOGIC ; COUT : OUT STD_LOGIC ); END COMPONENT ; COMPONENT DFF1 PORT (S , D : IN STD_LOGIC ; Q : OUT STD_LOGIC) ; END COMPONENT ; COMPONENT XOR1 PORT(CIN1 , CIN2 : IN STD_LOGIC ; COUT1 : OUT STD_LOGIC) ; END COMPONENT