数字电路及系统u设计ch8.pptVIP

数字电路及系统设计 第八章 半导体存储器 8.1 半导体存储器概述 存储器:存放和取出信息的器件。 半导体存储器 RAM(读写存储器,掉电信息消失) ROM(只读存储器,掉电信息保留) RAM SRAM DRAM 静态存储器 动态存储器 NVDRAM 非易失性存储器 8.2只读存储器(ROM)----记忆不变的信息 功能： 在系统运行时，存储器内部的数据只能读出，不能被修改。 结构： 由地址译码器、存储矩阵和三态输出缓冲级组成。 地址译码器由2n个n输入的与门构成，每个与门的输出Wi（字线）控制一个存储字。 存储矩阵为m个2n可编程输入的或门构成，每个或门输出的是一位数据，存储内容决定了每个与门输出与各或门的关系。 当输入n位地址码An-1-A0时，输出与地址码对应的m位数据 Dm-1-D0。数据线为三态输出，当片选CS和读信号OE有效时，数据输出，否则输出为高阻状态。 8.2.1 ROM的结构 8.2.2 ROM的分类 1、ROM——用户不可编程，掩膜式编程工艺。用于大批量定型产品。 2、PROM——一次性编程，熔丝或PN结击穿编程工艺。用于小批量定型产品。（Programmable ROM） 3、 EPROM——可擦除编程 (编程器编程，紫外光擦除)。用于研发中的产品。（Erasable PROM） 4、 E2PROM（EEPROM ）——电可擦除、现场编程，但速度较低（毫秒级/字节），用于存储系统断电后需要保存的数据。（ Electrically Erasable PROM） 5、 FLASH——闪速存储器，结构类似E2PROM、擦除、编程速度略低于RAM，是目前广泛应用的只读存储器。 8.2.3 ROM结构与工作原理 一、 PLD电路的表示方法 地址译码器可以用n输入、 2n输出的固定与阵列表示；存储矩阵可以用 2n输入、m输出的可编程或阵列表示。每个与阵列输出字线与或阵列输入位线的交点是一个可编程的存储元，当存储数据为“1”时，交点连接；当存储数据为“0”时，交点断开。与阵列的每条字线输出Wi是输入地址码构成的最小项： Wi（An-1~A0）=mi ， ２n条字线对应２n个最小项；或阵列的每个输出Dj是各地址最小项和相应位存储数据的与或表达式： Dj （An-1~A0） =∑Wi·Dij =∑mi·Dij 所以，ROM可以实现n输入、 m输出的组合逻辑函数，函数变量从ROM的地址口输入、函数值从数据口输出、存储表内容为函数的真值表。 二、ROM电路的与-或阵列结构 例：4字3位的ROM结构。2位地址码A1、A0经译码后输出4条字线W0~W3对应4个最小项m0~m3；3位数据输出D2、D1、D0。存储内容如右表所示。由阵列逻辑可得各输出表达式Di。D2（A1、A0) =m0·0+m1·1+m2·0+m3·0=m1；D1（A1、A0) =m0·0+m1·0+m2·1+m3·0=m2；D0（A1、A0) =m0·1+m1·0+m2·0+m3·1=m0+m3 。 ROM的与-或阵列可以再简化为只用字线和位线示意。 图左的列线是经缓冲后的互补输入，２个输入４（2对）个变量； 图中的行线是各与门的逻辑关系， ２个输入有4个（22）与项（最小项），行、列交点表示了各变量和与门输入间的联系。 图右的列线是各或门的逻辑关系，4位数据输出有4个或门，行、列交点表示了各与门输出和或门输入间的联系。 本例ROM的存储内容实现了一个1位二进制数比较器：对地址口输入的两个一位的二进制数A1、A0进行比较。数据口输出3个高电平有效的开关量：D2表示A1大于A0；D1表示A1小于A0；D2表示A1等于A0。 3位地址码（8字）、2位数据的ROM结构：由存储矩阵编程关系可知各输出表达式Oi。O1（ I2、 I1、I0) =m3+m5+m6+m7；O0（ I2、 I1、I0) =m1+m2+m4+m7。若输入的I2~ I0是3个一位的二进制数，ROM实现了全加器的功能， O1是进位输出、 O0是相加和输出。 8.3 随机存取存储器(RAM) 8.3.1 RAM的基本结构 8.3.1RAM的基本结构 电路组成：存储元构成的存储矩阵、选择访问对象的地址译码器和控制数据输入、输出的读、写控制电路。 外部信号线： 地址线（n条）——输入二进制地址码：A0~An-1 数据线（m条）——输入、输出存储数据：D0~Dm-1 控制线（2~3条）—— 片选线CS，有效时存储器工作，允 许数据存入或取出。 读控制RD，有效时存储器内的被地址线选中单元的数据通过数据线输出。 写控制WR，有效时数据总线上的数据存入被地址线选中的存储单元中。 读、写分时