1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 高等教育
  5. 理学

本科毕业设计_基于veriloghdl的异步fifo设计.docVIP

  • 1
  • 0
  • 约2.91万字
  • 约 35页
  • 2016-11-30 发布于辽宁
  • 举报

本科毕业设计_基于veriloghdl的异步fifo设计.doc

    题 目 基于verilog hdl的异步FIFO设计 学生姓名 薛博阳 学号 1113014175 所在学院 物理与电信工程学院 专业班级 电子1105 指导教师 吴燕 __ ____ __ 完成地点 博远楼实验室 年 月 日 基于Verilog HDL的异步FIFO设计与实现 摘 要 在现代IC设计中，特别是在模块与外围芯片的通信设计中，多时钟域的情况不可避免。当数据从一个时钟域传递到另一个域，并且

    您可能关注的文档

    最近下载

    文档评论（0）

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >