第10章 接口技术.pptx

第10章 接口技术10.1接口的分类及功能系统总线BUS地址总线AB系统总线形成数据总线DBCPU控制总线CB主存 I/O接口外设 I/O设备主机8259中断控制器只读存储器ROM随机存储器RAM地址总线62芯总线地址锁存器8087协处理器8086微处理器数据总线数据收发器控制总线8288总线控制器8237DMA控制器8253定时控制器8255并行接口8284时钟发生器系统配置开关键盘接口扬声器接口10.1接口的分类及功能10.1接口的分类及功能接口的功能：1）缓冲锁存数据2）地址译码3）传送命令4) 码制转换5）电平转换01 D0D1D2D3D4D5D6D7D0D1D2D3D4D5D6D7010目的源11010.1接口的分类及功能 并行通信将数据的各位同时在多根并行传输线上进行传输。数据的各位同时由源到达目的地 → 快多根数据线 → 距离短、远程费用高并行通信适于短距离、高速通信 目的源TDRD10.1接口的分类及功能 串行通信 将数据的各位按时间顺序依次在一根传输线上传输。 0 1 1 0 1 0 1 0数据的各位依次由源到达目的地 → 慢数据线少 → 远程, 费用低串行通信适于长距离、中低速通信10.2并行口并行接口的典型硬件结构包括：1、一个或一个以上具有锁存或缓冲的数据端口2、与CPU进行数据交换所必须的控制和状态信号3、与外设进行数据交换所必须的控制和状态信号4、端口译码电路5、控制电路10.2.1 8255A芯片引脚定义与功能A组端口AA组控制PA0～PA7A组端口C（高4）数据总线缓冲器内部数据线PC4～PC7D0～D7B组端口BB组控制读写控制逻辑RDWRA0A1CSRESETPB0～PB7B组端口C（低4）内部控制线PC0～PC310.2.1 8255A芯片引脚定义与功能总线8255ARESETPA7~PA0外设reset端口A数据缓冲器D7~D0D7~D0PC7~PC0端口CRDWRIORIOW读写控制PB7~PB0端口BCS片选译码A9~A2片内译码A1A0控制口D +5VA1A0GND10.2.1 8255A芯片引脚定义与功能10.2.1 8255A芯片引脚定义与功能1. 数据端口 A、B、C每个端口8位，通过编程设定其为输入口或输出口,可用来和外设传送信息端口A有 3 种工作方式( 方式 0、方式 1、方式 2)对外 8 根引脚 PA7 ~ PA0 端口B有 2 种工作方式：方式 0、方式 1对外 8 根引脚 PB7 ~ PB010.2.1 8255A芯片引脚定义与功能端口C 当端口 A 在方式 1 或方式 2、端口 B 在方式 1 时， 端口 C 的某些位用于传送联络信号，以适应CPU与外设间的各种数据传送方式的要求，如查询传送的应答信号、中断传送的中断申请信号等； C口未被用作联络信号的其它位可工作在方式0下。10.2.1 8255A芯片引脚定义与功能2. 控制端口D8位端口，无对外引脚控制端口的内容决定A口、B口、C口的工作状态(输入或输出) 和工作方式（方式 0、1、2）, 起控制作用。10.2.1 8255A芯片引脚定义与功能3. 数据总线缓冲器(引脚D0~D7)由1个8位双向三态缓冲器构成 8255A内各端口通过数据缓冲器与系统总线相连。 CPU与端口A、B、C间传送的数据， 以及CPU写入控制端口D中的控制字均通过数据缓冲器传送。10.2.1 8255A芯片引脚定义与功能4. 读写控制电路 (引脚CS、 RD、 WR)控制数据总线缓冲器的状态。数据总线缓冲器有3种状态：输入、输出、高阻态 10.2.2 8255A寻址方式CS* A1 A0RD*WR*传输说明0 0 00 0 10 1 00 0 00 0 10 1 00 1 1 1 × ×0 1 10 × ×0001111×011110000×11读端口A读端口B读端口C写端口A写端口B写端口C写控制字D0~D7进入高阻状态非法状态D0~D7进入高阻状态10.2.2 8255A的控制字1.方式选择控制字10.2.2 8255A的控制字2.端口C置位/复位控制字10.2.2 8255A的控制字例：若要将8255A设定为： A口方式0输入。B口方式1输出。PC7~PC4为输出，PC3~PC0为输入，设8255A的4个端口地址范围为0060H~0063H，则初始化程序为：MOV DX，0063HMOV ALOUT DX，AL10.2.2 8255A的控制字若要使8255A的PC5的初始状态置为1，设8255A端口地址范围为300H~303H，则设置端口C