第11章(X2-3)寄存器及计数器.ppt

§ 11.2 寄存器 11.2.1数码寄存器 右移移位寄存器 时序图 二进制异步计数器的特点: 由JK触发器构成的四位异步二进制减法计数器 同步二进制计数器的组成规律 同步计数器的特点 74LS161逻辑功能表 例如, 用74LS161芯片构成十进制计数器， 因为N=10，其对应的二进制代码为1010，将输出端Q3和Q1通过与非门接至74LS161的复位端 ,实现N值反馈清零法。  3） 进位输出置最小数法 进位输出置最小数法是利用芯片的预置控制端 和进位输 出端CO，将CO端输出经非门送到 端，令预置输入端D3D2 D1D0输入最小数M对应的二进制数，最小数M=24-N。  例如, 九进制计数器N=9， 对应的最小数M=24-9=7， (7)10=(0111)2，相应的预置输入端D3D2D1D0=0111，并且令 =CTP=CTT=“1”，电路如图（a）所示，对应状态图如图 （b）所示，从0111~1111共九个有效状态。  进位输出置最小数法构成九进制计数器（同步预置） （a） 构成电路; （b） 计数过程（即状态图） 异步十进制加法计数器设计 (用下降沿触发的维—阻型J-K触发器) CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 分析状态转换表,找出JK控制规律: (1) CP 时,Q0翻转,JK=11 (2) Q0 时,Q1翻转 (3) Q1 时, Q2翻转,JK=11 10 1 0 1 0 0 0 0 0 (5)当Q3=1(Q3=0)且Q0 时,将Q1清0 (4) Q0 时, Q3翻转,且 Q2Q1=11时,Q3由0翻转成1 Q2Q1=00时,Q3被清成0 R Q Q R S J K Q Q R S J K Q Q R S J K Q Q R S J K 异步十进制加法计数器设计 (用下降沿触发的维—阻型J-K触发器) CP Q0 Q1 Q2 Q3 异步十进制加法计数器 (用下降沿触发的维—阻型J-K触发器) 时序图 1 2 3 4 5 6 7 8 9 10 CP Q0 Q1 Q2 Q3 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 1 0 0 0 0 1 1 0 0 0 0 1 0 1 0 1 0 1 0 1 0 1 1 1 0 2. 同步十进制加法计数器 J1=K1=1 J2=Q4Q1 K2=Q1 J3= K3= Q1Q2 J4= Q3 Q1Q2 K4=Q1 11.3.3计数器分析 Q2 Q2 J2 K2 Q1 Q1 J1 K1 Q0 Q0 J0 K0 计数脉冲 CP 分析步骤: 1. 先列写各触发器信号输入端的逻辑表达式(驱动方程) J2 = K2 = Q1 Q0 J1 = K1 = Q0 J0 = K0 = 1 2.写出各触发器CP脉冲 CP0=CP1=CP2=CP 同步时序 2. 再列写状态转换表，分析其状态转换过程。 2 0 0 1 0 0 1 1 1 1 1 0 0 0 0 0 0 0 1 1 3 0 1 0 0 0 0 0 1 1 0 1 1 4 0 1 1 1 1 1 1 1 1 1 0 0 5 1