七路搶答器EDA设计报告.docxVIP

课程设计报告课题名称：基于VHDL的六路抢答器成绩：指导教师：系(院) 名：电控系班级：电子 班学号：200700303学生姓名：最后之舞设计任务：抢答器同时供七名选手或七个代表队比赛，分别用七个按钮Ren(0)～ Ren(6)表示。设置一个系统清除即抢答控制开关CLR，该开关由主持人控制。抢答器具有锁存与显示功能。即只要有选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时相应编号的LCD灯，即LD(0)～LD(6)点亮提示，并且全局警报灯LCD也点亮。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。抢答器具有定时抢答功能。当主持人启动“开始”(LCR)键后，定时器进行减计时，同时数码管显示时间变动情况。如果定时时间已到，无人抢答，本次抢答无效，系统报警灯LCD亮并禁止抢答，定时显示器上显示00。主持人再次按下“开始”(CLR)键后即可进行下一轮的抢答。工作原理：原理框图：各部分工作原理：①抢答器计时模块：这个模块的输入端有时钟信号MIAO、系统复位信号CLR和一个H输入信号；输出端有秒时间状态显示信号SEC和无人抢答和计时中止警报信号LCD。这个模块中主要实现抢答过程中的计时功能，在抢答开始后进行15秒的倒计时，并且在15秒倒计时后无人抢答的情况下显示超时并输出信号至LCD报警，或者只要15秒内有人抢答，时间也即刻停止计时，系统输出一个信号经LCD