N阱CMOS.pptVIP

10、三次光刻 除去P阱中有源区的氮化硅和二氧化硅层 电子束曝光，正胶 11、二次离子注入 调整阈值电压，注入B离子 12、栅极氧化 形成栅氧化层，厚度400 ?，干氧氧化1200℃，19.85min 13、多晶硅淀积 淀积多晶硅层，厚度5000 ? 低压化学气相淀积（LPCVD），630°C，100Pa，630℃，33.3min 多晶硅淀积 衬底P-Si N阱 14、四次光刻 形成NMOS多晶硅栅，并刻出NMOS有源区的扩散窗口 电子束曝光，正胶 光刻多晶硅，形成源漏掺杂窗口 衬底P-Si N阱 15、三次离子注入 形成NMOS有源区表面浓度1×1020cm-3，结深0.3μm注入P离子E=40kev~80kev，Q0=8.15×1016cm-2 用光刻胶保护PMOS源漏区，离子注入形成NMOS源漏区 衬底P-Si N阱 P+ N+ N+ 16、五次光刻 形成PMOS多晶硅栅，并刻出PMOS有源区的扩散窗口 电子束曝光，正胶 17、四次离子注入 形成PMOS有源区表面浓度1×1020cm-3，结深0.3μm注入B离子E=25kev~45kev，Q0=2.21×1017cm-2 用光刻胶保护NMOS源漏区，离子注入形成PMOS源漏区 衬底P-Si N阱 P+ P+ N+ N+ B+ 18、淀积磷硅玻璃 目的：保护 LPCVD T=600℃，t=10min 去胶，表面钝化淀积PSG 衬底P-Si N阱 N+ N+ P+ P+ 19、六次光刻 刻金属化接触孔 电子束曝光，正胶 衬底P-Si N阱 光刻接触孔 P+ P+ N+ N+ 20、蒸铝，刻铝 淀积Al-Si合金，并形成集成电路的最后互连 方法：溅射 21、钝化层 目的：保护 方法：淀积 22、八次光刻 刻压焊孔掩膜版，负胶 刻蚀引线口，淀积Al，光刻Al 衬底P-Si N阱 P+ P+ N+ N+ 四、薄膜加工工艺参数计算： 1、场氧化层 【结构要求】场氧化层厚度为1? m 制备条件：水汽氧化，晶向（111），常压，1094℃ 得出：t=119.14min≈1.98h 2、多晶硅栅层 【结构要求】多晶硅栅厚度为4000 ~5000 ? 选择淀积：5000 ? 制备条件：低压化学气相淀积（LPCVD），630°C，30—250Pa，经验淀积速度150?/min 计算：x/v=5000?/(150?/min)=33.33min 即淀积时间为33.33min。 3、栅氧化层 根据三种氧化的实际考虑，选择干氧氧化，其掩蔽性好，结构致密。 【结构要求】栅氧化层厚度为400 ? 制备条件：干氧，1200°C，常压，晶向111 4、氮化硅膜层 【结构要求】氮化硅膜厚约为1000 ? 制备条件：LPCVD，温度700℃，氢气流量5L/min，硅烷流量3mL/min,氨气流量100ml/min,在30—250Pa时，经验淀积速率为6nm/min 所以，淀积时间=1000 ? /（60 ? /min）=16.7min APCVD方法的不足在于沉积速率低，薄膜污染严重。当工作压力从105Pa降到70到130Pa时，扩散系数增大了约1000倍。低压下，气体分子在运输过程中碰撞几率减小，即在空间生成污染物的可能性小，减小了薄膜受污染的可能性。 5、垫氧化层 【结构要求】垫氧化层厚度约为600 ? 制备条件：干氧，1200°C，常压，晶向（111） 求得t=6.38min.符合工业生产实际。 6、掩蔽膜有效性 对于CMOS器件： 最小掩蔽公式：1200℃ ，Dox=2×10-14cm2/s，退火推进时间为2.5h xo=1.178μm＞1.154μm，掩蔽膜符合要求。 N阱CMOS芯片的设计 微电 一、MOS管的器件特性参数设计计算 漏极饱和电流IDsat 漏极饱和电压VDsat W/L≥4.2349 1.NMOS管参数设计 IDsat≥1mA VDsat≤3V 跨导gm W/L≥12.8924 截止频率fmax L≤3.08um gm≤2ms fmax≥3GHz L=2um W=26um 漏源击穿电压BVDS L≥1.5um 漏极饱和电流IDsat≥1mA 漏极饱和电压 VDsat ≤3V 跨导gm≥0.5ms 截止频率fmax≥1GHz L=2um W=65um PMOS管参数 同一CMOS上，μn=2.5μp， 所以Wp≥2.5Wn 漏源击穿电压BVDS 二、工艺流程： 衬底选择 衬底P-Si 一次氧化 SiO2 衬底P-Si 阱区光刻 衬底P-Si SiO2 N阱区注入 衬底P-Si N阱 除去二氧化硅层 衬底P-Si N阱 淀积氮化硅 衬底P-Si N阱 Si3N4 SiO2 光刻有源区 衬底P-Si N阱 生长场氧（用于