第6章 门电路与逻辑组合.ppt

3. 晶体管的开关作用 (1). 二极管的开关特性 (2). 三极管的开关特性 6.2 逻辑门电路 (1). “与”逻辑关系 (2). “或”逻辑关系 (3). “非”逻辑关系 2. 基本逻辑门电路 (1) “与” 门电路 (1) “与” 门电路 (2) “或” 门电路 (2) “或” 门电路 (4) “非” 门电路 6.3 TTL门电路 一. TTL“与非”门电路 3. TTL“与非”门特性及参数 二. 三态输出“与非”门 二. 三态输出“与非”门 6.4 组合逻辑电路 三. 逻辑函数的化简 1.用 “与非”门构成基本门电路 6.4.2 组合逻辑电路的分析与综合 1. 组合逻辑电路的分析 2 组合逻辑电路的设计 一. 加法器 6.5 中规模组合逻辑电路的应用 一. 加法器 1. 半加器 2. 全加器 二. 编码器 三. 译码器和数字显示 2. 二-十进制显示译码器 半加器逻辑状态表 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 逻辑表达式 逻辑图 =1 . . A B S C “异或”门 “与”门 输入 Ai 表示两个同位相加的数 Bi Ci-1 表示低位来的进位 输出 表示本位和 表示向高位的进位 Ci Si 全加：实现两个一位二进制数相加，且考虑来自低位的进位。 逻辑符号： 全加器： Ai Bi Ci-1 Si Ci CO ? CI (1) 列逻辑状态表 (2) 写出逻辑式 Ai Bi Ci-1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 A BC 00 1 0 01 11 10 1 1 1 1 Ai Bi Ci-1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 A BC 00 1 0 01 11 10 1 1 1 1 逻辑图 =1 1 Ai Ci Si Ci-1 Bi ，则 是Ai 和 Bi的半加和， 令 而 又是 与 Ci-1的半加和，因此可以把一个全加器用两个半加器和一个或门实现。 为了利用输出Si (异或关系)， 将Ci适当变换为： 半加器构成的全加器 1 Bi Ai Ci-1 Si Ci CO ? CO ? ai bi ci-1 si ci ? CI CO 把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。 具有编码功能的逻辑电路称为编码器。 n 位二进制代码有 2n 种组合，可以表示 2n 个信息。 要表示N个信息所需的二进制代码应满足 2n? N （b）根据逻辑式画出卡诺图 A BC 00 1 0 01 11 10 1 1 1 1 将逻辑式中的最小项分别用“1”填入对应的小方格 如: 注意：如果逻辑式不是由最小项构成，一般应先化为最小项。 ( 3)应用卡诺图化简逻辑函数 例6. 用卡诺图表示并化简。 解：? BC 1 1 A 00 1 0 01 11 10 1 1 (a)将取值为“1”的相邻小方格圈成圈， 步骤 1.卡诺图 2.合并最小项(画圈) 3.写出最简“与或”逻辑式 (b)所圈取值为“1”的相邻小方格的个数应为2n，(n=0,1,2…) ( 3)应用卡诺图化简逻辑函数 A BC 00 1 0 01 11 10 1 1 1 1 解： 三个圈最小项分别为： ?合并最小项 ?写出简化逻辑式 卡诺图化简法：保留一个圈内最小项的相同变量，而消去相反变量。 每个“圈”至少要包含一个未被圈过的最小项。 00 A BC