第8章 输入输出接口新.ppt

* 3、设计译码电路的方法 据端口地址确定地址信号A15~A0的取值，用门电路、译码器或两者组合实现满足此取值情况的电路。 设计译码电路时： 1. 端口的选通信号通常为低电平有效 2. 除端口的地址信号参加译码外， 控制信号IOW、IOR (IO/M、 AEN也可参加译码) * 译 码 电 路 A0 A1 A8 A9 IOR IOW AEN 译码电路示意图 * 74LS138译码器功能表 74LS138 3-8译码器 A Y0 B Y1 C Y2 Y3 G1 Y4 G2A Y5 G2B Y6 Y7 * 例 设计端口地址为218H的译码电路 分析 CPU执行IN/OUT指令时，发出端口的地址信号 MOV DX, 218H IN AL, DX 或 OUT DX, AL 对应218H端口的地址信号为（取A9~A0）： A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 (地址信号) 1 0 0 0 0 1 1 0 0 0 B 2 1 8 H 只要满足此地址取值的译码电路均可 * 方法一、用门电路实现218H的地址译码 数 据 线 DB RD WR CS 端口 译码 电路 0 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 AEN IOR IOW I/O接口 PC总线 D0 ~ D7 D0 ~ D7 1 0 0 0 0 1 1 0 0 0 0 译码电路部分满足： 只当地址信号A9~ A0为： A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 0 0 0 0 1 1 0 0 0 即218H时，输出0， 使I/O接口的CS有效 否则输出1 使I/O接口的CS无效 * 数 据 线 DB RD WR CS 端 口 译码电路 0 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 AEN IOR IOW I/O接口 PC总线 D0 ~ D7 D0 ~ D7 1 0 0 0 0 1 1 0 0 0 0 注意译码电路中： 由于高位地址线A15~A10 未参与译码, 即: 地址A15~A0为： ×××× ××10 0001 1000 均能输出0, 所以该电路使： 一个端口对应多个地址 共26=64个 218，618, A18，E18 等等 * 当端口地址信号为： A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 0 0 0 0 1 1 0 0 0 即 218H时, Y0输出0， 使I/O接口的CS有效 方法二、用译码器、门电路组合实现218H的地址译码 74LS138 3-8译码器 218H A Y0 B Y1 C Y2 G1 Y3 Y4 G2A Y5 Y6 G2B Y7 0 0 0 0 1 1 0 0 0 0 1 0 0 A0 A1 A2 AEN A3 A4 A5 A6 A7 A8 A9 IOR IOW PC总线 CS I/O接口 D0 ~ D7 RD WR 数 据 线 DB D0 ~ D7 端 口 译码电路 * 219H 21AH 21BH 21CH 21DH 21EH 21FH 218H 思考1： 1. Y2~ Y7 译出的端口地址各是多少？ 74LS138 3-8译码器 A Y0 B Y1 C Y2 G1 Y3 Y4 G2A Y5 Y6 G2B Y7 0 1 1 0 0 0 0 1 0 0 端 口 译码电路 A0 A1 A2 AEN A3 A4 A5 A6 A7 A8 A9