數字式闹钟电路设计报告.docVIP

数字式闹钟电路设计报告 目录 设计任务和要求……………………………………(1) 设计方案的选择与论证……………………………(2) 电路设计计算与分析………………………………(5) 总结及心得…………………………………………(15) 附录…………………………………………………(17) 参考文献……………………………………………(18) 一．设计任务和要求 数字式闹钟的具体要求如下： (1) .时钟功能：具有24小时或12小时的计时方式，显示时、分、秒。 (2) .具有快速校准时、分、秒的功能。 (3) .能设定起闹时刻，响闹时间为1分钟，超过1分钟自动停；具有人工止闹功能；止闹后不再重新操作，将不再发生起闹。 二．设计方案的选择与论证 2.1 数字闹钟的设计思想 要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号的频率较高，因此，需要进行分频，使得高频脉冲信号转变为适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1HZ）。经过分频器输出的秒脉冲信号到计数器中进行技术。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要对计数器分别设计为60进制，60进制和24进制（本次我选作24进制）的，并发出驱动信号。各计数器输出信号经译码器、驱动器到数字显示器，按“