西电fpga第一次上机报告.docxVIP

FPGA设计基础实验报告班级：xxxxxxxx 学号：xxxxxxxxxxx 姓名：xx 教师：xx 实验编号1-1题目控制二极管循环发光实验目的1、熟悉ISE软件，会使用ISE软件进行设计和仿真2、学会程序下载实验内容创建工程设计输入综合实现进行硬件配置报 告 正 文创建一个工程FileNew ProjectFamily设置为Spart6Device设置为XC6SLX16Package设置为CSG234其他设置为默认设计输入选择Project-New Source,在左侧文件类型中选择Verilog Module，并输入Verilog文件名单击Next进入模块定义窗口，在其中填入模块端口定义。这一步也可以略过，在源代码中再行添加具体代码略。综合与实现在工程管理区的view中选择Implementation，然后在过程管理区双击Synthesize-XST，就可以开始综合过程 展开Synthesize-XST，选择View RTL Schematic，可以查看综合出的RTL电路图 添加用户约束文件：选择Project-New Source，在弹出的对话框中，左侧文件类型选中Implementation Constraints File，右侧填写文件名。在工程管理区内选择Edit Constraints编辑约束文件，使用Nexys3开发板实现Gate2工程的用户约束文件代码