計组-单时钟CPU设计报告.docxVIP

实验八 单时钟CPU设计实验报告姓名：XXX学号：XXX专业：计算机科学与技术课程名称：计算机组成同组学生姓名：无实验时间：实验地点：指导老师：XXX实验目的和要求理解数据通路的原理并掌握数据通路的设计方法理解单时钟CPU的原理并掌握单时钟CPU的设计方法掌握用程序验证CPU的方法二、实验内容和原理实验内容：设计数据通路，将基本单元结合在单时钟CPU中基本单元包括: CPU 控制器、ALU和ALU controller、register file、instruction memory、data memory 、和寄存器、加法器、符号位扩展、移位器、多路复用器等模块。用程序验证CPU，并观察程序的执行情况实验原理：1.数据通路原理图2.测试的实例（要求实现的指令程序）三、主要仪器设备Spartan-III开发板1套装有ISE的PC机 1台四、操作方法与实验步骤实验步骤：创建新的工程和新的源文件编写verilog代码（包括以下模块top,c_dat_mem,c_instr_mem,display,single_mux5,single_mux9,single_mux32,pbdebounce,single_add,single__alu,single__aluc,single_ct1,single__gpr,single_pc,single_pc_plus4,single__signex