主板相关信号详.doc

主板相关信号详解 一、CPU接口信号说明 1.A[31:3]# (I/O) Address（地址总线） l1 f t$ r$ E$ | 这组地址信号定义了CPU的最大内存寻址空间为4GB。在地址周期的第一个子周期中，这些Pin传输的是交易的地址，在地址周期的第二个子周期中，这些Pin传输的是这个交易的信息类型。9 S5 a9 [1 K8 D o1 _ p+ ? 2.A20M# (I) Adress-20 Mask（地址位20屏蔽） 此信号由ICH（南桥）输出至CPU的信号。它是让CPU在Real Mode（真实模式）时仿真8086只有1M Byte（1兆字节）地址空间，当超过1 Mbyte位空间时A20M＃为Low，A20被驱动为0而使地址自动折返到第一个1Mbyte地址空间上。 3.ADS# (I/O) Address Strobe（地址选通） 当这个信号被宣称时说明在地址信号上的数据是有效的。在一个新的交易中，所有Bus上的信号都在监控ADS#是否有效，一但ADS#有效，它们将会作一些相应的动作，如：奇偶检查、协义检查、地址译码等操作。: g: V6 P; l- w; J: K+ @ _ 4.ADSTB[1:0]# (I/O) Address Strobes w5 l5 W: j% m, W n% H 这两个信号主要用于锁定A[31:3]#和REQ[4:0]#在它们的上升沿和下降沿。相应的ADSTB0#负责REQ[4:0]#和A[16:3]#，ADSTB1#负责A[31:17]#。# ] K8 c$ O6 a- F- d* e% P 5.AP[1:0]# (I/O) Address Parity（地址奇偶校验） 这两个信号主要用对地址总线的数据进行奇偶校验。 6.BCLK[1:0] (I) Bus Clock（总线时钟） 这两个Clock主要用于供应在Host Bus上进行交易所需的Clock。 7.BNR# (I/O) Block Next Request（下一块请求） 这个信号主要用于宣称一个总线的延迟通过任一个总线代理，在这个期间，当前总线的拥有者不能做任何一个新的交易。 8.BPRI# (I) Bus Priority Request（总线优先权请求）. y! ^4 W8 g3 F. L0 R. q% U: D 这个信号主要用于对系统总线使用权的仲裁，它必须被连接到系统总线的适当Pin 。当BPRI#有效时，所有其它的设备都要停止发出新的请求，除非这个请求正在被锁定。总线所有者要始终保持BPRI#为有效，直到所有的请求都完成才释放总线的控制权。2 O q: Q( H H 9.BSEL[1:0] (I/O) Bus Select（总线选择） 这两组信号主要用于选择CPU所需的频率，下表定义了所选的频率： 10.D[63:0]# (I/O) Data（数据总线） 这些信号线是数据总线主要负责传输数据。它们提供了CPU与NB（北桥）之间64 Bit的通道。只有当DRDY#为Low时，总在线的数据才为有效，否则视为无效数据。% r, r5 \( Q T- `) Z4 @8 C% @ 11.DBI[3:0]# (I/O) Data Bus Inversion（数据总线倒置）. O# H7 s6 B( X 这些信号主要用于指示数据总线的极性，当数据总在线的数据反向时，这些信号应为Low。这四个信号每个各负责16个数据总线，见下表：9 J$ { [* x! ^ m% G5 N n2 \7 X6 w 12.DBSY# (I/O) Data Bus Busy（数据总线忙）; ^: R H z: V3 W: F% c$ p# r( |; N5 h 当总线拥有者在使用总线时，会驱动DBSY#为Low表示总线在忙。当DBSY#为High时，数据总线被释放。 13.DP[3:0]# (I/O) Data Parity（数据奇偶校验）6 Q3 M, S w) e# D( o7 ` 这四个信号主要用于对数据总在线的数据进行奇偶校验。3 x% | M# Z; U; p# L6 m 14.DRDY# (I/O) Data Ready（数据准备）5 y. _! `+ J. P: \9 D4 u+ x 当DRDY#为Low时，指示当前数据总在线的数据是有效的，