第2章單片机硬件结构2.docVIP

  • 4
  • 0
  • 约1.01万字
  • 约 58页
  • 2016-12-05 发布于重庆
  • 举报
第2章單片机硬件结构2

并行输入/输出端口 一、概述 89C51单片机有四个8位并行I/O端口,记作P0、P1、P2和P3。P0口为三态双向口,可驱动8个TTL电路,P1、P2、P3口为准双向口(作为输入时,口线被拉成高电平,故称为准双向口),其负载能力为4个TTL电路。每一 条I/O线都能独立地用作输入或输出。 每个端口都包括一个锁存器(即特殊功能寄存器P0—P3),一个输出驱动器和输入缓冲器,作为输出时数据可以锁存,作输入时数据可以缓冲,但这四个通道的功能不完全相同。 因为P1、2、3有固定的内部上拉电阻,所以有时称它们为准双向口。当用做输入时被拉高,低则要靠外部电路拉低。而P0则是真双向口,因为作为输入时它是悬浮的。 端接通; 当指令是读、写片外程序或数据,MUX控制置高电平,开关与上面接通。 CL=0时锁存,锁存总线信号。 读引脚为1,读引脚,读锁存器为高阻态;读锁存器为1,读锁存器,读引脚为高阻态。 1)P0口用作I/O输出口 一般的数据输出情况:当CPU执行输出指令时,写脉冲加在D锁存器的CP上,这样与内部总线相连的D端的数据取反后就出现在端口,又经输出级FFT(T2)反相,在P0端口上出现的数据正好是内部总线的数据。注意:数据到端口,如输出为“1”,由于T1、T2均不导通,因此无法保证端口为高电平,如接一个上拉电阻,可以保证为高电平。 图中的缓冲器1用于CPU直接读端口数据。

文档评论(0)

1亿VIP精品文档

相关文档