数字系统EDA技术_2.ppt

CPLD和FPGA的主要区别： 3、从可编程特性分为 一次性编程：PROM、PAL 重复可编程： 紫外线擦除：数十次 E2CMOS工艺：上千次 SRAM结构：上万次 4、从编程元件分为 熔丝型开关 可编程低阻电路元件 EPROM EEPROM SRAM MAX系列： 多阵列矩阵（Multiple Array Matrix） 内部结构： 可编程的“与—或”阵列； 采用EPROM工艺 (Classic、MAX5000)， 或EEPROM工艺 （MAX7000、MAX9000）； 属CPLD。 MAX V、MAX II 比较特殊 FLEX系列： 灵活逻辑单元阵列 （Flexible Logic Element Matrix） 内部结构： 查找表（ LUT_Look Up Table） 结构；采用SRAM工艺； 属FPGA。 FLEX10K首次采用嵌入式阵列 （EAB_Embedded Array Block ） Stratix /II / III/IV/V、Cyclone /II /III 属SOPC器件。 2.4 在系统可编程(ISP)逻辑器件 GAL 器件与 Lattice公司、 ISP 与 Lattice公司、 ispLSI/pLSI器件 ispLSI/pLSI器件结构框图： 2.5 FPGA和CPLD的选用 1、器件的资源 三家主流公司产品： Altera、Xilinx：数千门 ~ 千万门 Lattice：数万门以下 （最近推出高密度FPGA） 资源占用以仿真系统给出的报告为准， 并应留有适当的余量（20%）。 2、芯片速度 芯片速度越高，其对微小毛刺信号的反 映越灵敏，系统工作的稳定性越差。 芯片的速度等级与其价格的关系。 3、器件功耗 CPLD：5 V、3.3 V FPGA：5 V、3.3 V、2.5 V、1.8 V、 1.5 V、1.2V、1.1V、1.0V、0.9V 4、FPGA/CPLD的选择 CPLD选用： （1）逻辑密集型； （2）中小规模（1000 ~ 50000）； （3）免费软件支持； （4）编程数据不丢失，电路简单； （5）ISP特性，编程加密； （6）布线延迟固定，时序特性稳定； FPGA选用： （1）数据密集型； （2） 大规模设计（5000 ~ 千万门）； （3） SOC/SOPC设计； （4）ASIC的设计仿真； （5）布线灵活，但时序特性不稳定； （6）需用专用的 ROM 进行数据配置。 5、FPGA/CPLD封装 常见封装：PLCC、PQFQ、TQFP、RQFP、 VQFP、MQFP、PGA、BGA等。 引脚数：28 ~ 1932 作业一： 针对32位计数器和32位加法器电路，指出哪个电路适合用CPLD器件实现，哪个适合用FPGA器件实现。并说明理由。 1. 可编程逻辑器件（PLD--Programmable Logic Devices）是一种由用户根据 自己要求来构造逻辑功能的数字集成电路。 近年 PLD经几代更新，在密度、速度等方面发展迅速。单片集成度已达1000万 系统门以上，速度达420MHz以上的水平。线宽已达 90 nm，属甚深亚微米技 术（VDSM—Very Deep Sub Micro