IC面試题.docVIP

????????????????????? 注：红色为不会 %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% -------------------以上选自digital_IC----------------------------- %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% 数字部分 逻辑 同步复位和异步复位： 同步复位：同步复位仅在有效的时钟沿时对触发器复位，该复位信号经过组合逻辑馈送到触发器的D输入端。 同步复位优缺点： 、优点：同步复位可以保证100%同步，可以对小的复位毛刺滤波； 同步复位可以在时钟周期之间，对逻辑等式产生的毛刺进行滤波； 、缺点：同步复位有时需要脉冲展宽，用以保证时钟有效期间有足够的复位宽度； 同步复位将复位信号经过组合逻辑馈送到数据输入端，从而增加了数据通道使用组合逻辑门数和相应的时延； 异步复位： 异步复位优点： 、最大优点是只要综合工具工艺库有可异步复位的触发器，那么该触发器的数据输入通道就不需要额外的组合逻辑； 、电路在任何情况下都能复位而不管是否有时钟出现。 异步复位缺点： 、最大的问题在于它属于异步逻辑，问题出现在复位释放时，而不是有效时，如果复位释放接近时钟有效沿，则触发器的输出可能进入亚稳态，从而使复位失败。 、可能因为噪声或者毛刺造成虚假复位信号， 、对异步复位INS静态定时分析比较困难。 、对于DFT(DESING FOR TEST)设计，如果复位信号不是直接来自于I/O引脚，在DFT扫描和测试时，复位信号必须被禁止，因此需要额外的同步电路。 状态机（FSM) 根据状态数目是否有限可以将时序状态机分为有限状态机(Finite Status Machine,FSM)和无限状态机。 FSM: Mealy Moore Mealy:米利机的下一状态和输出取决于当前状态和当前输出；--异步FSM Moore:Moore机的下一状态取决于当前状态和当前输出，但其输出仅取决于当前状态， --同步FSM 状态图或者状态转移表以表格的形式表示在当前状态和输入的各种组合下状态机的下一状态和输出。 状态转移图(Status transition graph,STG)是一种有向图， 算法状态机（ASM)，类似于软件流程图，是时序状态机功能的一种抽象。 函数和任务的区别： 、函数：函数代表了纯组合逻辑， 、任务：即可以用来不是组合逻辑也可以表示时序逻辑 阻塞和非阻塞语句的区别： 阻塞(=)和非阻塞(=)语句的最主要的区别在其后的引用它的语句的电路结构上： 、对于阻塞语句，其综合出的组合逻辑的输出，被馈送到其后引用他的语句的组合逻辑的输入端，也即后面的语句引用其新值； 、对于非阻塞语句，其综合出的触发器的输出，被馈送到其后引用它的语句的组合逻辑的输入端，也即后面的语句引用其旧值。 Me:同步异步时钟域接口信号： 异步时钟域的同步分为两种： 两个域的时钟频率相同，但相位不固定，称为同频异相时钟域的同步。同频异相问题的简单解决办法是用后级时钟对前级时钟数据采样两次。该方法可以有效的减少亚稳态的传输，使后级电路数据都是有效电平值。 两个时钟域频率根本不同，称为异频时钟域的同步。要可靠地完成异频时钟域同步，可以使用DPRAM或者FIFO，利用上级时钟写数据再用本级时钟读出即可。 同步电路和异步电路的区别是什么？ Me:同步电路：其核心逻辑用触发器实现，电路的主要信号。输出信号灯都由某个时钟沿驱动产生。可以很好的避免毛刺，利于器件移植，有利于STA、验证设计时序性能 异步电路：其核心逻辑使用组合电路实现，电路的主要信号、输出信号不依赖于任何一个时钟信号。容易产生毛刺，不利于器件移植，不利于STA、验证设计时序性能。 答：同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟CLK，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。比如Ｄ触发器，当上升延到来时，寄存器把D端的电平传到Q输出端。 异步电路主要是组合逻辑电路，用于产生地址译码器、FIFO或RAM的读写控制信号脉冲，但它同时也用在时序电路中，此时它没有统一的时钟，状态变化的时刻是不稳定的，通常输入信号只在电路处于稳定状态时才发生变化。也就是说一个时刻允许一个输入发生变化，以避免输入信号之间造成的竞争冒险。 2. 什么是同步逻辑和异步逻辑？ 答：同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 3. 什么是组合逻辑电路和时序逻辑电路？ 答：数字电路根据逻辑功能的不同特点，