DSP复习方案.pptVIP

11 软件设计基础（续） DSP控制器的基本任务是从某个地方取数，然后运算，再将结果放到某个地方； 寻址方式就是硬件寻找参与运算的操作数的方法； 采用正确的寻址方式，可以大大缩短程序的运行时间和提高代码效率 ； ‘28x寻址时，所有对存储器的32位读写操作都与存储器偶数地址边界对齐 ； 但地址产生单元的输出并不强制定位对齐，因此指针值保持原值，这是在编程时需要注意 。 寻址方式 ‘28X系列DSP支持通过汇编、C/C++语言开发其软件。随着C编译器的发展，利用C编译器和C语言源文件所生成的目标代码，其执行的效率已经十分接近汇编语言程序。 采用C语言编程具有代码的可读性与可移植性强，开发效率高的特点。虽然从理论上讲，汇编语言比C语言的代码效率高，但考虑到‘28x的时钟频率高达150MHz，Flash存储器的容量可达128K×16位，CPU的执行速度和存储器容量等均得到显著提高 11 软件设计基础（续） * 复位后，所有通用定时器的操作被禁止，中断标志位清零，中断被屏蔽，所有定时器的比较输出置为高阻状态。 用通用定时器产生PWM信号时： 1）连续递增计数模式，可产生非对称的PWM波形； 2）连续递增/递减模式，产生对称PWM波形。 方式3不用于产生PWM信号。 * ADC模块的特点： 16通道模拟输入，可配置为2个独立的8通道模块，分别服务于EVA和EVB，也可以级联构成一个16通道模块； 每次转换的通道可通过两个功能强大的自动排序器设定； 两个采样/保持器，采样时间可独立控制，可以实现同时或顺序采样； 12位分辨率，0－3V模拟输入电压范围，转换速率可高达12.5MSPS； 多个触发源启动A/D转换过程（SOC）：1）S/W－软件立即启动；2）EVA、EVB－在事件管理器中有多个事件源可启动A/D转换；3）外部引脚GPIOE1/XINT2_ADCSOC。 灵活的中断控制，允许每个或每隔一个序列转换结束产生中断请求； 16个结果寄存器存放A/D转换结果，转换后的数字量表示为： 数字值＝4095×（输入模拟量－ADCLO）/3. 其它特点： 1）内部基准源 2）16个结果寄存器（相当于16级FIFO）。 * ADC模块的特点： 16通道模拟输入，可配置为2个独立的8通道模块，分别服务于EVA和EVB，也可以级联构成一个16通道模块； 每次转换的通道可通过两个功能强大的自动排序器设定； 两个采样/保持器，采样时间可独立控制，可以实现同时或顺序采样； 12位分辨率，0－3V模拟输入电压范围，转换速率可高达12.5MSPS； 多个触发源启动A/D转换过程（SOC）：1）S/W－软件立即启动；2）EVA、EVB－在事件管理器中有多个事件源可启动A/D转换；3）外部引脚GPIOE1/XINT2_ADCSOC。 灵活的中断控制，允许每个或每隔一个序列转换结束产生中断请求； 16个结果寄存器存放A/D转换结果，转换后的数字量表示为： 数字值＝4095×（输入模拟量－ADCLO）/3. 其它特点： 1）内部基准源 2）16个结果寄存器（相当于16级FIFO）。 * SCI的数据长度1－8位。SCI的波特率寄存器16位。 四种时钟模式：无/有相位延迟的下降沿、无/有相位延迟的上降沿。 外部引脚：SPISIMO从输入/主输出（输出） SPISOMI从输出/主输入（输入） /SPISTE（SPI发送使能引脚） SPICLKE（SPI串行时钟引脚） 同步串行接口必须有靠同一个时钟同步，只需主控制器设置波特率。 而异步串口依靠各自的时钟同步，必须保证线路两端的波特率相同。 * 每个SCI有两个外部引脚，即数据发送引脚SCITXD、数据接收引脚SCIRXD。 如果不用作串口，这两个引脚可配置为通用数字I/O。 每个SCI有13个控制寄存器。这些寄存器映射到寄存器帧2，只允许16位访问。 课程复习 教课书＋实验内容 资料： 期末考试占总成绩70%，用时2小时，开卷 1.绪论 2.TMS320x28x的结构 3.系统控制、中断 4.CCS 范围： 5.通用输入/输出端口 6.事件管理器 7. A/D转换模块 8.串行外设接口 9.串行通信接口 11.软件设计基础 1 绪论 DSP的2种含义 DSP (Digital Signal Processing)即数字信号处理（运算），它是利用计算机或专用处理设备，以数字形式对信号进行采集、变换、滤波、估值、增强、压缩、识别等处理，以得到符合人们需要的信号形式。 DSP (Digital Signal Processor)是一种特别适用于进行数字信号