52电平触发的触发器.pptVIP

第二节 电平触发的触发器 1、电路结构与工作原理 电平触发的锁存器存在的问题——空翻 * 第二节 电平触发的触发器 电平触发的SR触发器 电平触发的D触发器 （D锁存器） 下页 总目录 推出 下页 返回 上页 CLK = 0时，门G3、G4截止，触发器保持原状态不变。 CLK = 1时，与SR锁存器工作原理相同。 电路结构 图形符号 一、电平触发的SR触发器 下页 返回 上页 0101010101 010111001*1* *CLK回到低电平后状态不定 同步RS触发器的特性表 0011111111 CLK = 1时与SR 锁存器的特性表相同 电路结构 约束条件: S R = 0 下页 返回 上页 [例5.2.1] 已知电平触发SR触发器的输入波形如图所示，画出 Q和Q′端的电压波形。假定触发器的初始状态为Q=0。 下页 返回 上页 在某些应用场合，有时需要在有效电平到达之前预先将触发器置成指定的状态， 为此，在实用的电路上往往还设置有异步置1输入端和异步置0输入端。 电路结构 图形符号 异步置位端 异步复位端 应当在CLK=0的状态下进行置位或复位 下页 返回 上页 二、电平触发D触发器（D型锁存器） 数据输入端 控制端 当CLK = 1时输出端状态随输入端的状态而改变。 当CLK = 0时输出状态保持不变。 1、逻辑门控D触发器 国标逻辑符号 下页 返回 上页 二、电平触发D触发器（D型锁存器） 数据输入端 控制端 当CLK = 1时输出端状态随输入端的状态而改变。 当CLK = 0时输出状态保持不变。 0 1 0 0 1 1 0 1 0 1 0 1 × × 0 0 1 1 0 0 1 1 1 1 D型锁存器的特性表 1、逻辑门控D触发器 下页 返回 上页 TG1 TG2 利用CMOS传输门组成的电平触发D触发器 在CMOS电路中，经常利用CMOS传输门组成电平触发D触发器。 因为在CLK的有效电平期间输出状态始终跟随输入状态变化，输出与输入的状态相同，所以又将这个电路称为“透明的D型锁存器”。 2、传输门控D触发器 D锁存器工作波形 国标逻辑符号 返回 [例5.2.2] 若用CMOS传输门组成的电平触发D触发器的CLK和输入端D的电压波形如右图中所给出，画出Q和Q端的电压波形。假定触发器的初始状态为Q=0 上页 74HC/HCT373 八D锁存器  4. 典型集成电路 74HC/HCT373的功能表 高阻 × × × H 高阻 × × × H 锁存和禁止输出 H H H* L L L L L* L L 锁存和读锁存器 H H H H L L L L H L 使能和读锁存器（传送模式） Qn Dn LE(门控电平) 输 出 内部锁存器 状 态 输 入 工作模式 L*和H*表示门控电平LE由高变低之前瞬间Dn的逻辑电平。 下页 返回 上页 电平触发方式的动作特点 只有当CLK变为有效电平时，触发器才能接受输入信号，并按照输入信号将触发器的输出置成相应的状态。 在CLK=1的全部时间里S和R的变化都将引起触发器输出端状态的变化。 如果CLK=1期间内输入信号多次发生变化，则触发器的状态也会发生多次翻转， 这降低了电路的抗干扰能力。 由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号，所 以，如果在CP=1期间R、S发生多次变化，则触发器的状态也可能 发生多次翻转。 在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。