第3章存储器层次结构-3精选.pptVIP

  • 1
  • 0
  • 约4.14千字
  • 约 29页
  • 2016-12-05 发布于湖北
  • 举报
3.5.1 双端口存储器 2、无冲突读/写控制→实现不同存储单元的读/写并行 当两个端口的地址不相同时,在两个端口上进行读写操作,一定不会发生冲突。当任一端口被选中驱动时,就可对整个存储器进行存取,每一个端口都有自己的片选控制(CE)和输出驱动控制(OE)。读操作时,端口的OE(低电平有效)打开输出驱动器,由存储矩阵读出的数据就出现在I/O线上,控制方式见下表: 计算机组成原理 * 3.5.1 双端口存储器 3、有冲突读写控制→实现同一存储单元的读/写并行 当两个端口同时存取存储器同一存储单元时,便发生读写冲突。为解决此问题,特设置了BUSY标志。在这种情况下,片上的判断逻辑可以决定对哪个端口优先进行读写操作,而对另一个被延迟的端口置BUSY标志(BUSY变为低电平时读/写操作无效,即暂时关闭此端口), 比如:左端口优先时置右端口的BUSY为低电平,此时的右端口读/写被延迟,当左端口读写结束时置右端口的BUSY为高电平而开启右端口,允许右端口读/写; 有冲突读写控制的两种判断方法: (1)如果地址匹配且在CE之前有效,片上的控制逻辑在CEL和CER之间进行判断来选择端口(CE判断)。 (2)如果CE在地址匹配之前变低,片上的控制逻辑在左、右地址间进行判断来选择端口(地址有效判断)。 无论采用哪种判断方式,延迟端口的BUSY标志都将置位而关闭此端口,而当

文档评论(0)

1亿VIP精品文档

相关文档