第2章微处理器(楼俊君)技术方案.ppt

第2章 微处理器 主要内容： 8086/8088CPU的结构及工作原理 8086的引脚及其工作模式 8086CPU的总线周期与时序 系统总线及其性能指标 §2.1 8086/8088CPU概述 掌握： 8086是INTEL公司于1978年推出的一种高性能16位微处理器，双列直插40个引脚，双列直插式封装，采用CMOS工艺制造，单一+5V电源供电，时钟频率：5MHZ~10MHZ， 8086的内部寄存器、运算部件、数据通路及对外部设备的数据总线均为16位宽度，既能处理16位数据也能处理8位数据。8086有20根地址线，可寻址的内存空间为1MB（220B）。 §2.2 8086CPU的功能结构 §2.2.1 总线接口单元BIU BIU负责与存储器和外设传递数据。 BIU主要由以下各部分组成： （1）4个16位段地址寄存器CS、DS、SS、ES及一个20位的地址加法器。 （2）16位指令指针IP （3）6字节的指令队列 （4）输入/输出控制电路 8086CPU有20根地址线，故可寻址的内存储器的空间为1MB，存储器的每个字节中都可以存放一个字节的数据（8位二进制数），每个字节拥有唯一的地址编号（20位二进制数或5位十六进制数），存储单元的20位地址称为物理地址PA（physical address）或绝对地址。 8086CPU与内存间的信息交换要通过20根地址线发出20位的物理地址，但8086CPU内部的寄存器都为16位，在程序中也只能使用16位地址，寻址范围局限在64KB，为解决这个问题，8086CPU采用分段方法管理1MB的内存空间，即将1MB的内存分为若干个逻辑段，每个逻辑段最大长度为64KB，各段可连续或不连续排列，段的区域可部分重叠，也可全部重叠。 §2.2.1 总线接口单元BIU 8086CPU把内存分为4种逻辑段，即代码段、数据段、堆栈段和附加段，每个段由连续的存储单元构成，当要访问逻辑段内的某一单元时，只要给出逻辑段的起始地址以及该单元与起始地址间的距离（又称段内偏移量EA或偏移地址，以字节数计）即可确定其物理地址。 逻辑段的起始地址必须能被16整除，即段的起始地址必须是XXXX0H的形式，这里X代表16进制字符。段起始地址的高16位称为段基址，它在访问存储器前被置于某个段地址寄存器中。 CPU在形成20位物理地址时，根据所执行的操作，自动选择某个段寄存器，将其中的内容（16位）自动左移4位空出的低4位自动添0，再通过20位的地址加法器与16位的段内偏移量相加形成对应的物理地址 §2.2.1 总线接口单元BIU 存储单元的20位物理地址=16位的段基地址×10H+16位的段内偏移量。段基地址和段内偏移量又称为逻辑地址（logical address），逻辑地址常写成XXXXH：YYYYH。其中XXXXH是段基地址，YYYYH是段内偏移量，都是16位无符号数。 四种逻辑段中，代码段用于存放当前要执行的指令段，既只有放到代码段的指令才能被CPU执行。数据段或附加段用于存放指令要访问的数据，可以事先把要处理的数据放到数据段或附加段中，堆栈段用于临时存放一些数据，如在响应中断、子程序调用时，把需要保护的数据（如断点地址）存在堆栈中，当需要这些数据时，再把它们从堆栈中取出来。 存储器采用分段结构，方便了CPU对存储器的访问。当所访问的存储器处于同一逻辑段时，可不改变段寄存器的值，只需改变段内的偏移地址，这就是段内寻址。当需要改变段寄存器的值寻找新的地址时，称为段间寻址。 §2.2.2 执行单元EU EU负责指令的执行，它从指令队列中取出指令，译码并执行，完成指令所规定的操作后将指令执行的结果提供给BIU。 EU由算术逻辑单元ALU 、标志寄存器FR、通用寄存器组及执行部件控制电路组成。 §2.2.3 BIU与EU的协调动作 §2.2.3 BIU与EU的协调动作 早期的CPU采用串行工作方式： 1） CPU访问存储器存取数据或指令时要等待总线操作的完成 2）CPU执行指令时总线处于空闲状态 缺点：CPU无法全速运行 解决：总线空闲时预取指令使CPU需要指令时能立刻得到 §2.2.3 BIU与EU的协调动作 8位CPU（如8080） §2.3 8086CPU的编程结构 8086/8088CPU内部结构可以从几个不同的角度来理解。从微观角度看有电路结构；从计算机原理的角度看有功能结构；从软件编程角度看有编程结构。 所谓编程结构是指用户在编写程序时看到的CPU。用户编程时使用CPU寄存器而不关心CPU的功能，因此编程结构即CPU的寄存器结构。 8086CPU内有14个16位寄存器用于存放数据、指令等信息，根据功能不同可以分为通用寄存器、段寄存器和控制寄存器三类。 §2