《乒乓球游戏机设计doc》.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
《乒乓球游戏机设计doc》

《EDA课程论文设计》 乒乓球游戏机设计 学校: 学院: 班级: 姓名: 学号: 指导教师: 乒乓球游戏机设计 一、实验目的: 采用VHDL语言编写程序,并利用MAX+plusII对程序进行文本编辑输入、仿真测试并得出仿真波形,了解控制信号的时序。 编写设计报告,要求包括方案选择、程序清单、调试过程、测试结果及心得体会。 二、设计内容: 用VHDL设计一个乒乓球游戏机,用开关来模拟球手及裁判,用LED来模拟乒乓球,采用每局十一球赛制,比分由七段显示器显示。 采用按功能分块,将整个电路分成若干子程序,利用不同的子程序来实现记分、显示、键盘控制。 三、设计原理: 1、设计步骤: (1)对4MHZ信号进行分频,得到所需的1HZ,及七段显示器所需的频率.存为CLOCKMAKE.VHD(注:仿真时所加的信号频率比这要高。)。 (2)设计一个子程序来描述裁判,左击球手,右击球手的动作对LED显示的影响,及失球后给出失球信号.这个程序是通过状态机来完成。存为PLAYANGLED.VHD (3)利用上一子程序给出的矢球信号,来实现记分。并用按键来控制清零。DATACONTROL.VHD (4)从记分子程序得到分数,译码并动态显示出来。程序名为DATAGET.VHD及DISPLAY.VHD。 (5)写主程序将上面的子程序组合起来。程序名为PINGPANGGAME.VHD。 按动开关JUDGE可以变动是由哪边开始发球.球发出后,朝对方移去,如果对方接球过早,将使对方得一分,如果球到最近仍不击球,也将丢分,只有在球移动到最进处时,按动击打开关,球才会改变方向朝对方移去.选手每得一分,分数显示加一,满十一分时,局数加一. 2、设计原理图: 四、实验设备软件环境MAX+PLUSⅡ?CPLD软件开发系统,VHDL硬件描述语言设计?(1顶层LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY pingpanggame IS PORT(clk_4mhz:IN STD_LOGIC; playr:IN STD_LOGIC; playl:IN STD_LOGIC; judge:IN STD_LOGIC; clr:IN STD_LOGIC; led:OUT STD_LOGIC_VECTOR(8 DOWNTO 0); tclr:IN STD_LOGIC; scan:OUT STD_LOGIC_VECTOR(5 downto 0); displaycode:OUT STD_LOGIC_VECTOR(6 DOWNTO 0) ); END pingpanggame; ARCHITECTURE play OF pingpanggame IS COMPONENT clockmake PORT (CLK : IN STD_LOGIC; CLK_DSP :OUT STD_LOGIC; CLK_1HZ :OUT STD_LOGIC ); END COMPONENT; COMPONENT playandled PORT( clk: IN STD_LOGIC; playr: IN STD_LOGIC; playl: IN STD_LOGIC; judge: IN STD_LOGIC; led: OUT STD_LOGIC_VECTOR(9 DOWNTO 1); playrloss:OUT STD_LOGIC; playlloss:OUT STD_LOGIC ); END COMPONENT; COMPONENT display PORT( bcdin:IN STD_LOGIC_VECTOR(3 DOWNTO 0); displaycode:OUT STD_LOGIC_VECTOR(6 DOWNTO 0) ); END COMPONENT; COMPONENT dataget PORT(datain:IN STD_LOGIC_VECTOR(23 DOWNTO 0); clk_dsp:IN STD_LOGIC; scan: OUT STD_LOGIC_VECTOR(5 DOWNTO 0); bcdout: OUT STD_LOGIC_VECTOR(3 DOWNTO 0) ); END COMPONENT; COMPONENT d

文档评论(0)

bamuwuying + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档