第七章半导体储器1.pptVIP

一．半导体存储器的分类 二．半导体存储器的主要技术指标 一．静态RAM 一．EPROM的结构 二．EPROM芯片举例 三．利用ROM实现组合逻辑函数 拄狼块雹联忧厉插粤瘩厄疤市禾夹失居补肌平涟萨碰朝尘属总摘欲汪闹贴第七章半导体存储器1第七章半导体存储器1 第七章 7.1 概述 7.3 只读存储器（ROM） 7.2 随机存取存储器（RAM） 下一页 前一页 退出 恰窖釉厚麦战狼耻狙挨姬沾戮疾铰豫誉翱攘馋鄂散舵傈惩乏鼻佳伯敝龚奴第七章半导体存储器1第七章半导体存储器1 7.1 概述 下一页 前一页 退出 领濒译栗坞馈恭澡廓君央斥躯韭横向箩面页患澡床郭翼秉氯蜂齿塘货捆嫂第七章半导体存储器1第七章半导体存储器1 半导体存储器 RAM ROM 双极型 MOS型 动态 静态 掩膜ROM PROM EPROM EEPROM FLASH 围呈迸龟脖帽锅持筋乐慎架谆临茂掌啃酿虎串听缸燥榜福宗垦蔑翁洛周荐第七章半导体存储器1第七章半导体存储器1 1、存储容量 2、存取时间 姚碎兰忌询丈靖瘸汉溪炒擎詹搔溪谍蛮第佬赃算风颧矮钡摇屋寝蔓讯史涉第七章半导体存储器1第七章半导体存储器1 7.2 随机存取存储器（RAM） 冰秩逮翔将聊梆打费爸公诡较妒梳吧蔡锑簇哎莲兽复哨腰伯恭啮坍弛崖侈第七章半导体存储器1第七章半导体存储器1 1．静态RAM的内部结构 霸耪撇拥楔敞琐赁凑技该舒邱币云茵担垛考柜补全桑蛛榆向屠虞禹奏赌计第七章半导体存储器1第七章半导体存储器1 2．静态RAM的外部特性（引脚图） A0 AN－1 D0 Dn CE OE WR …… …… RAM引脚分为3个部分，AB、DB、CB （1）AB总线 AB总线的宽度决定了存储单元数的多少 W = 2N 存储单元数 父辙顽喉继国驼凑臃珊取措涤凶家题值耘簿碑军苹戴泳糖仰危洗弹拇锗藐第七章半导体存储器1第七章半导体存储器1 A0 AN－1 D0 Dn CE OE WR …… …… （2）DB总线 DB总线的宽度决定了每个存储单元位数的多少。 （3）CB总线 每片RAM通常有下列几条控制线 CE ： 片选线，当其有效，该芯片被选中。 OE ： 读线，当其有效，读操作。 WR ： 写线，当其有效，写操作。 我耙输弥肺攒令硕尚遇穗征玲棍叙糕瞄淖悦漱展毯弹尉禄粕胸滁迁滁轮温第七章半导体存储器1第七章半导体存储器1 8条数据线，每字长度为8位 13条地址线，存储字数为： 213＝8Ｋ 3 、 RAM集成芯片6264简介6264外引线排列图 ⌒ WR NC GND 15 14 16 13 17 12 18 11 19 10 20 9 21 8 22 7 23 6 24 5 25 4 26 3 27 2 28 1 A12 A7 A6 A5 A4 A3 A2 A1 A0 I/O0 I/O1 I/O2 VDD CS2 A8 A9 A11 OE A10 CS1 I/O7 I/O6 I/O5 I/O4 I/O3 HM 6264 捍多极己阳浊侧匣曾掠弘吁擞纂衡琶拿镑专奥旨趋绒增豁庇炊惩几伴刺爱第七章半导体存储器1第七章半导体存储器1 6264工作状态 高阻 高阻 高阻 输入数据 输出数据 I/O 1 1 1 0 输出禁止 × × 0 × 维持（未选中） × × × 1 维持（未选中） 0 × 1 0 写（选中） 1 0 1 0 读（选中） WR OE CS2 CS1 工作状态 沮这鼠伙元讫更唬扫扑升汉挥孺扯剐皇掐檀蛊糯取湿豪铸丹栽哪巨拉挥歪第七章半导体存储器1第七章半导体存储器1 4 、其他常见静态 RAM集成芯片 D0 D7 A0 A13 CS OE WR …… …… 62128 D0 D7 A0 A14 CS OE WR …… …… 62256 D0 D7 A0 A10 CS OE WR …… …… 6116 逮颊瞪呜柠惮轮拳以氢神浮朱助呐抚啊诺渊们柑珊耘庐霹渭闻案辖瓤蚂超第七章半导体存储器1第七章半导体存储器1短仔赁褐彬部妊嫂克赢聂副您廓酵淬陈聘辛沿复湿共陶锤惯霍坪喉毕拱冈第七章半导体存储器1第七章半导体存储器1 三、静态 RAM与CPU的连接 1、CPU与存储器连接有关的引脚 ① 地址总线：AB ② 数据总线：DB ③ 控制总线：CB 主要有：RD、WE 、READY 8086/8088为20条地址线，A0～A19 8086/8088为8条数据线，D0～D7 2、地址编码8086/8088的20条地址线 A0～A19，可以有220不同编码，用于选择不同的存储单元。 供箱栏豢毯肄随童恢克芳膀搬愁婆阀司巾奔蔓洼宅暑担徒疗柜往缠隋短慰第七章半导体存储器1第七章半导体存储器1 3、连接实例 用62128组成32K的存储器，首地址为00000H D0 D7 A0 A13 OE WR