《基于FPGA数字秒表设计毕业设计论文》.docVIP

目录 1.秒表设计要求 1 2.设计思路 1 2.1功能模块 1 2.1.1分频器 1 2.1.2计数器 1 2.1.3数据锁存器 1 2.1.4控制器 1 2.1.5扫描显示的控制电路 2 2.1.6显示电路 3 2.1.7按键消抖电路 3 3.电路实现 4 4.程序仿真 10 4.1分频器 10 4.1.1计数器电路综合 11 4.1.2计数器电路仿真 11 4.2同步计数器 13 4.2.1计数器实现 13 4.2.2计数器仿真 15 4.2.3同步计数器电路综合 17 4.3按键消抖电路 18 4.3.1按键消抖电路实现 18 4.3.2按键消抖电路仿真 18 4.3.3按键消抖电路综合 20 4.4八段译码器 20 4.4.1八段译码器实现 20 4.4.2八段译码器仿真 21 4.4.3八段译码器电路综合 22 4.5控制器 23 4.5.1控制器 23 4.5.1控制器仿真 24 4.5.3控制器电路综合 25 5.2View Technology Schematic ： 26 5.3管脚锁定： 27 6.实验结论 271.秒表设计要求 秒表的计时范围为00：00：00 ~ 59：59：99。 两个按钮开关Start/Stop和Split/Reset，控制秒表的启动、停止、分段和复位： 在秒表已经被复位的情况下，按下“Start/Stop”键，秒表开始计时。在秒表正常