《基于FPGA的SDRAM控制器的设计和实现》.docVIP

基于FPGA的SDRAM控制器的设计和实现 引言 随着电子技术在工业、医疗、商业等领域的发展，人们对数据传输率的要求越来越高，传统的单片机早已不能满足这种高速数据传输的要求。与此同时，可编程的逻辑器件FPGA/CPLD以其强大的功能，开发过程投资小、周期短，可反复编程修改，开发工具智能化等特点，成为当今硬件设计的潮流相比而言，FPGA的集成度高，可完成极其复杂的时序与组合逻辑电路功能，更适用于高速、高密度的高端数字逻辑电路设计领域。SDRAM即：同步动态随即存储器，与传统的DRAM有很大区别。它可以与系统总线以同频率工作，用同一个CPU时钟周期即可完成数据的访问和刷新，进而大大的提高了数据传输率，其速度远大于DRAM。因而，SDRAM常作为数据缓存应用于高速数据传输系统中。目前，许多嵌入式设备的大容量存储器都采用SDRAM来实现大多都是用专用芯片完成其控制电路设计控制，SDRAM的控制逻辑复杂、时序要求严格，常常困扰设计人员。本文将介绍一种基于FPGA的通用SDRAM控制器设计方案中各模块的功能和实现方法。该控制器VHDL语言程序实现了SDRAM指令状态转换、信号仲裁判断，并巧妙的用三个移位寄存器解决了指令的逻辑和时序的问题。1. SDRAM简介 SDRAM具有空间存储量大、读写速度快、价格相对便宜的特点。但其控制逻辑复杂，需要周期性刷新操作、行列管理、不同延时和命令序列等